以双向缓冲器来高速存取数据的存储器控制器及相关方法技术

本发明专利技术揭露一种以双向缓冲器来高速存取数据的存储器控制器及相关方法，该存储器控制器包含有：一逻辑电路；以及一第一双向缓冲器，耦接于该逻辑电路，用来依据从该逻辑电路所产生的一控制信号选择性地回转数据流的方向，该第一双向缓冲器包含有：一输入端，耦接于该逻辑电路的一第一数据输出端；一控制端，耦接于该逻辑电路，用来接收该控制信号；以及一输出端，耦接于该逻辑电路的一第一数据输入端，该输出端用来同时耦接于该第一序列式闪存的一输入数据端以及一输出数据端。本发明专利技术的控制器可以利用较少的接脚数目来存取一序列存储器，并可以以串叠架构来执行，且使用回转控制器可以保证当该数据操作改变方向时所有的数据依然可以被正确的传送。

【技术实现步骤摘要】

本专利技术有关于一种存储器控制器，尤指一种具有双向缓冲器来高速存取数据的存储器控制器及其相关方法(MEMORY CONTROLLER WITHBI-DIRECTIONAL BUFFER FOR ACHIEVING HIGH SPEED CAPABILITYAND RELATED METHOD THEREOF)。
技术介绍
闪存是一非挥发性存储器，举例来说，即使供应闪存的电源中断之后，闪存内的储存内容仍可继续保存，而这也是闪存优于其它如动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)等挥发性存储器的特点。传统处理器大部分利用一存储器控制器由一接口传递信号以便存取平行闪存，但平行闪存的缺点是，需要很多接脚(pin)来连接到该存储器控制器，而序列闪存少的接脚来连接到该存储器控制器，因此减少了连接到该存储器控制器所需要的信号，例如，一序列周边接口总线(SPI bus)的序列闪存仅需要一存储器控制器来控制四个信号(数据输入、数据输出、时钟脉冲，以及芯片使能)即可，本文档来自技高网...

【技术保护点】
一种用来存取一第一序列式闪存的存储器控制器，其特征在于，所述存储器控制器包含有：一逻辑电路；以及一第一双向缓冲器，其耦接于该逻辑电路，用来依据从该逻辑电路所产生的一控制信号选择性地回转数据流的方向，该第一双向缓冲器包含有：　 　一输入端，其耦接于该逻辑电路的一第一数据输出端；一控制端，其耦接于该逻辑电路，用来接收该控制信号；以及一输出端，其耦接于该逻辑电路的一第一数据输入端，该输出端用来同时耦接于该第一序列式闪存的一输入数据端以及一输出数据端 。

【技术特征摘要】
US 2006-4-4 11/278,5471.一种用来存取一第一序列式闪存的存储器控制器，其特征在于，所述存储器控制器包含有一逻辑电路；以及一第一双向缓冲器，其耦接于该逻辑电路，用来依据从该逻辑电路所产生的一控制信号选择性地回转数据流的方向，该第一双向缓冲器包含有一输入端，其耦接于该逻辑电路的一第一数据输出端；一控制端，其耦接于该逻辑电路，用来接收该控制信号；以及一输出端，其耦接于该逻辑电路的一第一数据输入端，该输出端用来同时耦接于该第一序列式闪存的一输入数据端以及一输出数据端。2.如权利要求1所述的存储器控制器，其特征在于，该第一双向缓冲器为一三态缓冲器。3.如权利要求1所述的存储器控制器，其特征在于，所述存储器控制器还包含有一回转控制器，其耦接于该逻辑电路以及该第一双向缓冲器的该控制端，用来控制该控制信号的时序。4.如权利要求3所述的存储器控制器，其特征在于，该回转控制器包含有一可调延迟电路，其电连接于该逻辑电路，用来接收该控制信号以及输出一第一延迟控制信号；一触发器，其电连接于该逻辑电路，用来接收该控制信号以及输出一第二延迟控制信号，其中该触发器以及该逻辑电路由一参考时钟脉冲的不同边缘来触发；以及一多任务器，其电连接于该触发器、该可调延迟电路以及该逻辑电路，用来接收来自该逻辑电路的一选择信号、该第一延迟控制信号以及该第二延迟控制信号，以及依据该选择信号从该第一延迟控制信号以及该第二延迟控制信号中选择输出一受选控制信号到该第一双向缓冲器。5.如权利要求3所述的存储器控制器，其特征在于，该回转控制器包含有一触发器，其电连接于该逻辑电路，用来接收该控制信号以及输出一延迟控制信号，其中该触发器以及该逻辑电路由一参考时钟脉冲的不同边缘来触发；一多任务器，其电连接于该触发器以及该逻辑电路，用来接收该延迟控制信号、该控制信号以及来自该逻辑电路的一选择信号，以及依据该选择信号从该延迟控制信号与该控制信号中选择输出一受选控制信号到该第一双向缓冲器；以及一可调延迟电路，其电连接于该多任务器，用来接收该受选控制信号、延迟该受选控制信号以及输出一延迟受选控制信号到该第一双向缓冲器。6.如权利要求1所述的存储器控制器，其特征在于，所述存储器控制器还包含有一回转控制器，其耦接于该逻辑电路的一时钟脉冲输出端，用来控制输出到该第一序列式闪存的一时钟脉冲信号的时序。7.如权利要求6所述的存储器控制器，其特征在于，该回转控制器包含有一时钟脉冲门控单元，其用来依据从该逻辑电路所产生的一时钟脉冲门控信号来选择性地门控该时钟脉冲信号。8.如权利要求6所述的存储器控制器，其特征在于，该回转控制器包含有一可调延迟电路，其用来接收该时钟脉冲信号以及输出一延迟时钟脉冲信号；以及一多任务器，其耦接于该可调延迟电路以及该逻辑电路的该时钟脉冲输出端，用来接收该延迟时钟脉冲信号、该时钟脉冲信号以及来自该逻辑电路的一选择信号，以及依据该选择信号从该延迟时钟脉冲信号以及该时钟脉冲信号中选择输出一受选时钟脉冲信号。9.如权利要求1所述的存储器控制器，其特征在于，该逻辑电路包含有一数据传输逻辑电路，其耦接于该逻辑电路的该第一数据输出端；以及一数据接收逻辑电路，其耦接于该逻辑电路的该第一数据输入端；以及该存储器控制器还包含有一可调延迟电路，其偶接于该逻辑电路的一时钟脉冲输出端以及该数据接收逻辑电路，用来接收输出到该第一序列式闪存的一时钟脉冲信号并输出一延迟时钟脉冲信号来驱动该数据接收逻辑电路。10.如权利要求1所述的存储器控制器，其特征在于，该存储器控制器可存取一第二序列式闪存，以及该第一双向控制器的该输出端另用来同时耦接于该第二串行式存储器的一输入数据端以及一输出数据端。11.如权利要求10所述的存储器控制器，其特征在于，该逻辑电路还包含一时钟脉冲输出端，以及该时钟脉冲输出端用来控制该第一串行式存储器以及该第二串行式存...

【专利技术属性】
技术研发人员：赖明祥，蔡忠宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]