【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及存储器装置，且明确地说，本专利技术涉及非易失性存储器装置。技术背景存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在 许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机 存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。快闪存储器装置已发展为非易失性存储器用于广泛范围的电子应用的普遍来源。快 闪存储器装置通常使用单晶体管存储器单元，其允许高存储器密度、高可靠性和低功率 消耗。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机和蜂窝 式电话。程序代码和系统数据(例如基本输入/输出系统(BIOS))通常存储在快闪存储 器装置中以用于个人计算机系统。随着电子系统的性能和复杂性的增加，对系统中的额外存储器的需求也增加。然而， 为了不断降低系统成本，必须将零件数保持为最小。这可通过增加集成电路的存储器密 度来实现。可通过减小浮动栅极单元之间的距离和通过减小所述单元的尺寸来增加存储器密 度。另外，使用多级单元(MLC)可增加存储在集成电路中的数据量，而不需...
【技术保护点】
一种用于编程多级非易失性存储器装置的方法，所述多级非易失性存储器装置具有多个存储器单元，所述存储器单元被组织成具有位线列和字线行的多个存储器区块，所述方法包括：最初编程所述多个存储器区块的第一存储器区块的下部页面，使得所述编程在所述第一存储器区块的最下部字线处开始并在上升字线方向上继续；以及编程所述第一存储器区块的上部页面，使得所述编程在所述第一存储器区块的所述最下部字线处开始并在上升字线方向上继续。
【技术特征摘要】
【国外来华专利技术】US 2005-2-28 11/067,9771.一种用于编程多级非易失性存储器装置的方法，所述多级非易失性存储器装置具有多个存储器单元，所述存储器单元被组织成具有位线列和字线行的多个存储器区块，所述方法包括最初编程所述多个存储器区块的第一存储器区块的下部页面，使得所述编程在所述第一存储器区块的最下部字线处开始并在上升字线方向上继续；以及编程所述第一存储器区块的上部页面，使得所述编程在所述第一存储器区块的所述最下部字线处开始并在上升字线方向上继续。2. 根据权利要求1所述的方法，其中所述第一存储器区块由128个页面组成。3. 根据权利要求l所述的方法，其中所述多个存储器单元中的每一者均为多级存储器 单元。4. 根据权利要求l所述的方法，其中所述多个存储器单元以NAND结构排列。5. 根据权利要求l所述的方法，其中所述多个存储器单元以NOR结构排列。6. 根据权利要求1所述的方法，且进一步包含最初即具有擦除状态的所述存储器单元。7. 根据权利要求6所述的方法，其中所述擦除状态是逻辑11状态。8. —种用于编程多级快闪存储器装置的方法，所述多级快闪存储器装置具有包括多个 存储器单元的存储器阵列，所述存储器单元被组织成具有位线列和字线行的多个存储器区块，所述方法包括-最初编程所述多个存储器区块的第一存储器区块的第一页面，使得所述编程在所 述第一存储器区块的顶部处开始并朝向所述第一存储器区块的底部继续，所述编程 包括针对每个写入操作在位线方向上大体上同时编程交替单元；以及编程所述第一存储器区块的第二页面，使得所述编程在所述第一存储器区块的顶 部处开始并朝向所述第一存储器区块的底部继续，所述编程包括针对每个写入操作 在所述位线方向上大体上同时编程交替单元。9. 根据权利要求8所述的方法，其中编程所述第一存储器区块的所述第一页面包含 在所述位线方向上对第一字线的每一交替存储器单元执行第一写入操作；对所述第 一区块的耦合到所述第一字线的剩余存储器单元执行第二写入操作；在所述位线方 向上对第二字线的每一交替存储器单元执行第三写入操作；对所述第一区块的耦合 到所述第二字线的剩余存储器单元执行第四写入操作；在所述位线方向上对第三字 线的每一交替存储器单元执行第五写入操作；对所述第一区块的耦合到所述第三字线的剩余存储器单元执行第六写入操作；在所述位线方向上对第四字线的每一交替 存储器单元执行第七写入操作；以及对所述第一区块的耦合到所述第四字线的剩余 存储器单元执行第八写入操作。10. 根据权利要求9所述的方法，其中编程所述第一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。