闪存器件的编程方法技术

一种用于对非易失性存储器件编程的方法，包括将第一虚电压施加到多级单元（ＭＬＣ）。第一编程电压施加至该ＭＬＣ以对该ＭＬＣ编程，在该第一虚电压已施加至该ＭＬＣ之后，该第一编程电压施加至该ＭＬＣ。该ＭＬＣ被检验是否该ＭＬＣ通过该第一编程电压正确地编程。在已施加该第一虚电压之后，第二虚电压施加至该ＭＬＣ，该第二虚电压比该第一虚电压高Ｎ伏，其中，施加至该ＭＬＣ的该第二虚电压是充分低的电压，以便该第二虚电压不改变该ＭＬＣ的初始状态。在已施加该第二虚电压之后，第三虚电压施加至该ＭＬＣ，该第三虚电压比该第二虚电压高Ｎ伏。

【技术实现步骤摘要】

本专利技术涉及闪存器件，更具体地，涉及一种编程方法，它可以减小具有多级单元的闪存器件的阈值电压分布宽度。
技术介绍
当前，存在对可以电编程和擦除并且不需要刷新数据的半导体存储器件的增大的需求。此外，为开发大容量存储器件，已进行了研究以增大集成水平。因此，已对闪存进行了许多研究。闪存通常分类为NAND闪存或NOR闪存。NOR闪存具有一种结构，其中存储单元独立地连接到位线和字线。它的主要优点是较快的随机存取时间。同时，NAND闪存具有一种结构，其中多个存储单元串联连接并且每个单元串只需要一个接触。其优点是较高水平的集成。因此，NAND型结构通常在高集成闪存中使用。近些年，为进一步增大闪存的集成度，进行了在一个存储单元中存贮多于一个位的研究。这种类型的存储单元通常被称为“多级单元(MLC)”。对应于MLC的单个位的存储单元被称为“单级单元(SLC)”。通常，MLC的阈值电压(Vt)可根据所存贮的数据而设置至各种状态。更详细地，因为2位数据可以被编程到MLC中，所以一个MLC可以存贮四个值(即11、10、01和00)中的任何一个，其中每个二进制值被指定一阈值电压(Vt)状态。MLC的编程方法可大致分为两种。第一种方法在每次进行一个页面编程时使用不同的编程电压执行三个编程操作以便实施四个阈值电压电平。在此情形中，编程时间是具有相同容量的SLC的编程时间的三倍。此外，因为四个阈值电压之间的电压间隙非常窄(0.7至0.8V)，所以在编程操作期间，递增阶梯脉冲编程(ISPP)电压必须设置为范围从0.15至0.2V。这意味着ISPP电压与SLC(约0.5V)相比必须降低。因此，全部编程时间是SLC的7至9倍。为解决此问题，提出了给编程到一个单元中的2位分配不同的行地址的编程方法。如图1中所示，在第一编程，2位的最低有效位(LSB)数据(“11”→“10”)被编程。其后，在第二编程，最高有效位(MSB)数据(“11”→“01”或“10”→“00”)被编程。此时，通过读取第一页来确定当前单元是“11”还是“011”，并且然后施加不同的电压至位线。如果MLC的被编程单元的阈值电压分布增大了，则每个编程状态的阈值电压之间的间隙进一步变窄。这对于单元操作的可靠性具有负面影响。因此有必要降低单元的阈值电压分布。通常，降低ISPP的阈值电压分布的最容易的方法是降低ISPP电压。如果ISPP电压被降低，则所需的脉冲数增加。因此，由于编程时间变长而产生了问题。
技术实现思路
本专利技术的一个实施例提供了一种，其中阈值电压分布可通过在ISPP编程操作之前将虚(dummy)脉冲施加至具有状态“10”的MLC来减小，在状态“10”处阈值电压宽度是宽的。根据本专利技术的一个方面，提供了一种，包括如下步骤重复施加增大的虚阶梯脉冲到这样的程度，使得MLC的初始状态不改变；通过将编程阶梯脉冲施加至MLC来对MLC编程；执行检验操作以检验MLC的编程状态；并且如果MLC已被正常编程，则结束编程操作，并且如果MLC未被正常编程，则提高编程电压至预定电平并且然后返回到编程操作。根据一个实施例，用于对非易失性存储器件编程的方法包括将第一虚电压施加至多级单元(MLC)。第一编程电压施加至MLC以对MLC编程，在第一虚电压已施加至MLC之后，第一编程电压施加至MLC。MLC被检验MLC是否已被第一编程电压正确地编程。在施加第一虚电压之后，第二虚电压施加至MLC，第二虚电压比第一虚电压高N伏，其中施加至MLC的第二虚电压是充分低的电压，以便第二虚电压不改变MLC的初始状态。在施加第二虚电压之后，第三虚电压施加至MLC，第三虚电压比第二虚电压高N伏。在又另一个实施例中，在第一编程电压施加至MLC之前，预定数目的虚电压施加至MLC。此方法进一步包括如果MLC被确定未正确地编程则将第二编程电压施加至MLC，第二编程电压比第一编程电压高N伏。在所有的虚电压已施加至MLC之后，第一和第二编程电压施加至MLC。在一个实施中，N大于0.4或0.3或0.2。附图说明图1是示出了依赖于具有MLC的闪存器件的编程状态的阈值电压分布的视图；图2是示出了当施加相同的ISSP电压时依赖于编程状态“10”、“00”和“01”的阈值电压分布的曲线图。图3是示出了根据本专利技术的一个实施例的，ISPP编程起始电压、单元的初始阈值电压以及通过ISPP编程操作的单元的阈值电压之间的关系的曲线图；图4是示出了根据本专利技术的一个实施例的闪存器件的LSB编程操作的流程图；以及图5显示了ISSP电压的波形。具体实施例方式将参考附图连同某些实施例详细描述本专利技术。为清楚讲述多个层及区域，在附图中层的厚度被放大。图2是曲线图，其中各个编程检验操作移至0V以便相对地比较具有编程状态“10”、“00”和“01”的阈值电压分布。从图2可看出，“00”的阈值电压分布(b)是最窄的并且“10”的阈值电压分布(a)是最宽的。从图3中可看出，在ISPP编程操作被充分执行之后，获得恒定的阈值电压而不管单元的初始阈值电压值，但是当执行初始ISPP编程操作时，通过ISPP的阈值电压的变化依赖于单元的初始阈值电压而不同，虽然使用ISPP编程起始电压执行编程。换句话说，当初始阈值电压低(a)时，初始阈值电压的变化大，但随着ISPP编程操作进行，阈值电压以恒定斜率改变。另一方面，当初始阈值电压高(b)时，初始阈值电压的变化小，但随着ISPP编程操作进行，阈值电压以恒定斜率改变。下面将详细描述MLC的编程操作。MLC的编程操作可包括三种编程操作，如“11”→“10”，“10”→“00”以及“11”→“01”。状态“11”对应于擦除状态，其中初始阈值电压低，状态“10”对应于一状态，其初始阈值电压比状态“11”的高，并且状态“01”对应于ISPP编程操作被充分执行后的状态。换句话说，下面将比较阈值电压分布的宽度。状态“00”具有最小的阈值电压分布宽度，状态“01”具有次小的阈值电压分布宽度，并且状态“10”(对应于LSB编程)具有最宽的阈值电压分布宽度。因此，为减小状态“10”的阈值电压宽度，有必要充分降低ISPP编程起始电压。图3中显示了该效应。图3显示了当一般LSB编程操作执行时的情形(a)以及在施加五个初始虚ISPP脉冲之后执行LSB编程操作时的情形(b)。情形(b)示出状态“10”的阈值电压分布与状态“01”的阈值电压分布相等。通过采用上述描述对根据本专利技术的一个实施例的闪存器件的LSB编程操作描述如下。一种将具有状态“11”的MLC编程为具有状态“10”的MLC的方法将作为一个实例描述，在状态“10”中阈值电压分布为最宽。为执行编程，在图4中的步骤101设置初始脉冲(n＝1)。根据本专利技术假设ISPP电压步进是0.2V。然后第一虚阶梯脉冲(n＝1)在步骤102施加至将被编程的具有状态“11”的MLC。具有比第一虚脉冲(n＝1)的电压高的电压的第二虚阶梯脉冲(第一虚阶梯脉冲++0.2V；n＝2)施加至MLC。其后，具有比第二虚阶梯脉冲的电压高的电压的第三虚阶梯脉冲(第二虚阶梯脉冲++0.2V；n＝3)施加至MLC。以此方式，在步骤103依次施加第一虚阶梯脉冲至第五虚阶梯脉冲(n＝5)。如果从初始脉冲(n＝1)至第五脉冲(n＝5)的虚阶梯脉本文档来自技高网...

【技术保护点】
一种闪存器件的编程方法，所述方法包括：　　　　重复施加虚阶梯脉冲到这样的程度，使得当逐步增大所述虚阶梯脉冲的电压时，单元的初始状态不改变。　　　　通过将编程电压施加至所述单元来对所述单元编程；以及　　　　执行检验操作以检验所述单元的编程状态。

【技术特征摘要】
KR 2005-10-10 10-2005-00949301.一种闪存器件的编程方法，所述方法包括重复施加虚阶梯脉冲到这样的程度，使得当逐步增大所述虚阶梯脉冲的电压时，单元的初始状态不改变。通过将编程电压施加至所述单元来对所述单元编程；以及执行检验操作以检验所述单元的编程状态。2.权利要求1所述的编程方法，进一步包括如果确定所述单元已被正确地编程，则终止所述编程操作；如果确定所述单元未被正确地编程，则将所述编程电压提高预定的电平；并且将所述提高的编程电压施加至所述单元以对所述单元编程。3.权利要求1所述的编程方法，其中所述虚阶梯脉冲的电压低于所述编程电压的电压。4.权利要求1所述的编程方法，其中施加所述虚阶梯脉冲不需要编程检验操作。5.权利要求1所述的编程方法，其中施加所述虚阶梯脉冲不超过五次。6.权利要求1所述的编程方法，其中所述虚阶梯脉冲和所述编程电压基本上是相同的电位。7.权利要求1所述的编程方法，其中所述单元是多级单元(MLC)。8.权利要求2所述的编程方法，其中所述预定电平约为0.2伏。9.一种用于对非易失性存储器件编程的方法，所述方法包括将第一虚电压施加至单元；将第一编程电压施加至所述...

【专利技术属性】
技术研发人员：朱锡镇，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]