一种存储阵列（１４０）包括第一和第二组导体（１４２）、（１４４）以及数个存储－二极管（１３０），各个存储－二极管顺向连接该第一组导体（ＢＬ）（１４２）和该第二组导体（ＷＬ）（１４４）。在顺向从高电位至低电位施加电位通过选择的存储－二极管（１３０），预定编程该选择的存储－二极管（１３０）。在该预定编程期间，提供该阵列（１４０）中之各其它存储－二极管（１３０）在其顺向之通过其中之较其临界电压低的电位。藉由在反向从高电位至低电位施加通过存储－二极管（１３０）的电位可建立各存储－二极管（１３０）的临界电压。藉由如此建立足够的临界电压，以及藉由选择施加至该阵列（１４０）之导体之适当电位，可避免漏电流和干扰等相关问题。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术系关于存储装置，更详而言之，系关于结合存储-二极管之存储阵列。
技术介绍
通常，结合计算机和其它电子装置之存储装置应用于储存和保持其操作之信息。典型地，此种存储装置包含存储单元(memory cells)之阵列，其中可存取各存储单元以对其编程(programming)、擦除(erasing)和读取。各存储单元保持信息在“关(off)”状态或在“开(on)”状态，亦可分别表示为“0”和“1”，其在该存储单元之读取步骤期间可被读取。由于此种电子装置的持续开发和改良，所需储存和保持之信息量持续增加。图1说明存储-二极管30之存储单元类型，其中包含符合这些需求之有利特性。该存储-二极管30包含电极32、电极32上之超离子层(superionic layer)34、超离子层34上之主动层(active layer)36、以及主动层36上之电极38。首先，假设未编程该存储-二极管30，为了编程该存储-二极管30，施加负电压至电极38，而电极32保持接地，使得在存储-二极管30的正向从高电位(electrical potential)至低电位通过该存储-二极管30而施加电位Vpg(“编程”电位)(见图2，通过该存储-二极管30而施加之存储-二极管的电流对电位示意图)。该电位足以造成铜离子自超离子层34被吸引至电极38而进入主动层36(A)，造成主动层36(和全部存储-二极管30)在(顺向)低电阻或导电状态。一旦移除此电位(B)，在编程步骤期间被吸引至主动层36之铜离子保持在其中，以使主动层36(和存储-二极管)保持在导电或低电阻状态。图3说明存储-二极管30在编程(导电)状态中之读取步骤。在该存储-二极管30的正向从高电位至低电位施加电位Vr(“读取”电位)通过存储-二极管30。此电位足以克服该存储-二极管30之固有二极管特性的临界电压(threshold voltage)Vt，但小于施加通过存储-二极管30之用于编程(见上述)的电位Vpg。在此种情况下，该存储-二极管30将易于导电，其表示该存储-二极管30在其编程状态。为了擦除该存储-二极管(图4)，施加正电压至电极38，而电极32保持接地，以在存储-二极管30的反向从高电位至低电位施加电位Ver(“擦除”电位)通过该存储-二极管30。该电位足以造成铜离子自主动层36被排斥至电极32而进入超离子层34，造成主动层36(和全部存储-二极管30)为高电阻或大体非导电状态(见图5，说明通过存储-二极管30的电位Ver之应用)。在从该存储-二极管30移除此电位后，保持此状态。图6说明该存储-二极管30在擦除(大体非导电)态中之读取步骤。在存储-二极管30的正向从高电位至低电位再施加电位Vr通过存储-二极管30，如上所述。由于主动层36(和存储-二极管30)在高电阻或大体非导电状态，该存储-二极管30将不传导大量电流，其表示该存储-二极管30在其擦除态。图7说明结合上述种类之存储-二极管30之存储-二极管阵列40。如图7所示，该存储-二极管阵列40包含第一数个平行导体(位线)42 BL0、BL1、...BLn，以及第二数个平行导体44(字符线)WL0、WL1、...WLn，第二数个平行导体44位于第一数个导体42之上、且与之间隔、垂直、和相交。该存储-二极管阵列40亦包含上述类型之数个存储-二极管30。利用各存储-二极管30在自其第一数个导体42BL至其第二数个导体44WL的正向，各存储-二极管30连接其第一数个导体42BL和其第二数个导体44WL在这些导体之交点处。例如，如图7所示，存储-二极管3000连接第一数个导体42之导体BL0和第二数个导体44之导体WL0在这些导体BL0、WL0的相交处，存储-二极管3010连接第一数个导体42之导体BL1和第二数个导体44之导体WL0在这些导体BL1、WL0的相交处等。为了编程选择的存储-二极管(图7)，例如选择的存储-二极管3000，施加于导体BL0之电压V1必须为大于施加于导体WL0之电压V2之Vpg。然而，为了避免在阵列40之任何其它存储-二极管之不必要的干扰现象，可执行以下方法。其中，施加大于电压V2之电压V3于各导体WL1至WLn，而电压V1和电压V3间之差小于Vpg。此外，施加大于电压V2之电压V4于各导体BL1至BLn，而电压V4和电压V2间之差小于Vpg。再者，可选择电压V3和V4为一样，以使在阵列40之大多数存储-二极管(即，未连接至导体BL0或WL0之存储-二极管)大体没有电位施加于其中，以致可降低由此产生的漏电流。然而，已发现编程的存储-二极管的临界电压可为非常低，而导致现在将要叙述的问题。如上所述，在编程该选择的存储-二极管3000期间，该选择的存储-二极管3000已施加通过其中的Vpg(即，V1-V2)在该存储-二极管3000的正向。同时(图7和图8)，各连接至导体BL0之其它存储-二极管3001-300n已在顺向施加通过其中的(V1-V3)，其小于Vpg。然而，在连接至导体BL0之存储-二极管之群组内之编程的存储-二极管的情况中，其临界电压非常低，在其顺向施加通过各该编程的存储-二极管的电位(V1-V3)可为足以克服各个的临界电压Vt，以允许大量电流由此通过。同时(图7和图8)，各连接至导体WL0之其它存储-二极管已施加通过其中之(V4-V2)，其小于Vpg。另一方面，在连接至导体WL0之存储-二极管3010-30no之群组内之编程的存储-二极管的情况中，其临界电压非常低，在其顺向施加通过各该编程的存储-二极管的电位(V4-V2)可为足以克服各个的临界电压Vt，以允许大量电流由此通过。可容易发现在编程选择的存储-二极管3000期间，此种方法造成严重的漏电流，导致该存储-二极管阵列40之效能严重降低。因此需要一种能够克服上述问题之方法。
技术实现思路
概括地叙述，本专利技术系执行在存储阵列的选择的存储-二极管之程序之方法，该存储阵列包括第一数个平行导体、与该第一数个导体垂直和相交之第二数个平行导体、以及数个存储-二极管，各个存储-二极管在顺向连接该第一复数导体之一导体和该第二数个导体之一导体于邻近这些导体的相交处。该方法包括在选择的存储-二极管的正向从高电位至低电位提供通过该选择的存储-二极管的电位，预定编程选择的存储-二极管至导电状态；但是上述步骤在下列情况下进行，在预定编程该选择的存储-二极管期间，在该阵列中之各其它存储-二极管已在其顺向提供有较其临界电压低的电位；在该选择的存储-二极管的反向从高电位至低电位提供通过该选择的存储-二极管之电位，预定擦除该选择的存储-二极管；以及但是上述步骤在下列情况下进行，在预定擦除该选择的存储-二极管期间，在该阵列中之各其它存储-二极管已在其反向提供有电位，该电位较用以擦除该选择的存储-二极管之电位低。利用以下详细说明和配合图式可更了解本专利技术。熟习此技艺者从以下叙述将更容易理解，利用实现本专利技术之最佳模式之方法叙述而简单显示和叙述本专利技术之实施例。实际上，本专利技术可有其它实施例以及其一些细节可作修饰和改变，所有都将不脱离本专利技术之范畴。因此，图式和详述将视为例示而不作为本专利技术之限制。附图说明本专利技术之新颖的特征提出于申请专利范围中。然而，本专利技术本身以及其较本文档来自技高网...
【技术保护点】
一种提供存储－二极管（１３０）的状态的方法，包括下列步骤：施加第一电位通过该存储－二极管（１３０）以提供存储－二极管（１３０）导电状态；以及施加第二电位通过该存储－二极管（１３０）以建立存储－二极管（１３０）临界电压。
【技术特征摘要】
【国外来华专利技术】US 2004-12-23 11/021,9581.一种提供存储-二极管(130)的状态的方法，包括下列步骤施加第一电位通过该存储-二极管(130)以提供存储-二极管(130)导电状态；以及施加第二电位通过该存储-二极管(130)以建立存储-二极管(130)临界电压。2.如权利要求1所述的方法，其中，该第一电位是在该存储-二极管(130)的正向从高电位至低电位施加的。3.如权利要求2所述的方法，其中，该第二电位是在该存储-二极管的反向从高电位至低电位施加的。4.如权利要求1所述的方法，其中，该第二电位是在该存储-二极管(130)的反向从高电位至低电位施加的。5.如权利要求1所述的方法，还包括在该存储-二极管(130)的反向从高电位至低电位施加第三电位通过该存储-二极管(130)，该第三电位大于该第二电位。6.如权利要求4所述的方法，还包括在该存储-二极管(130)的反向从高电位至低电位施加第三电位通过该存储-二极管(130)，该第三电位大于该第二电位。7.如权利要求6所述的方法，其中，在该存储-二极管(130)的反向从高电位至低电位施加第三电位通过该存储-二极管(130)的步骤是存储-二极管(130)擦除步骤。8.一种建立导电的存储-二极管(130)的临界电压的方法，包括在该存储-二极管(130)的反向从高电位至低电位施加电位通过该存储-二极管(130)。9.如权利要求8所述的方法，其中，该建立的存储-二极管(130)的临界电压取决于在该存储-二极管(130)的反向从高电位至低电位施加通过该存储-二极管(130)的电位的大小。10.如权利要求9所述的方法，其中，该建立的存储-二极管(130)的临界电压随着在该存储-二极管(130)的反向从高电位至低电位施加通过该存储-二极管(130)的电位的大小增加而增加。11.一种对存储-二极管(130)执行程序的方法，包括下列步骤在该存储-二极管(130)的反向从高电位至低电位提供电位通过该存储-二极管(130)，预定提供该存储-二极管(130)的擦除状态；以及在该存储-二极管(130)的正向从高电位至低电位施加电位通过该存储-二极管(130)，以检验该存储-二极管(130)的状态。12.如权利要求11所述的方法，其中，在该存储-二极管(130)的正向从高电位至低电位施加电位通过该存储-二极管(130)的步骤是存储-二极管(130)读取步骤。13.一种对导电状态中的存储-二极管(130)执行程序的方法，包括下列步骤在该存储-二极管(130)的正向从高电位至低电位施加电位通过该存储-二极管(130)，预定读取该存储-二极管(130)的状态；以及在该存储-二极管(130)的反向从高电位至低电位施加电位通过该存储-二极管(130)，以建立存储-二极管(130)临界电压。14.如权利要求13所述的方法，其中，对该存储-二极管(130)执行的程序是读取...
【专利技术属性】
技术研发人员：CS比尔，S卡扎，TN方，S斯皮策，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。