用于选择性地编程存储单元的方法及可再编程非易失性存储器系统技术方案

本发明专利技术提供一种用于快闪存储器的编程技术，所述编程技术使电子从衬底注入存储器单元的电荷存储元件中。使得沿着共同字线或其它共同控制栅极线的正通过施加到所述共同线的电压而编程的存储器单元的源极区和漏极区电浮动，而未被编程的存储器单元的源极区和漏极区具有对其施加的电压。这种编程技术应用于具有ＮＯＲ或ＮＡＮＤ架构的大存储器单元阵列。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及可再编程的非易失性存储器的结构和操作，特别是涉及通过改良的衬底 热电子注入技术来对快闪半导体存储器单元编程。本文参考的所有专利、专利申请案、 文章和其它公开案、文献和数据的全文针对所有目的而以引用的方式并入本文中。技术背景如今有许多商业上成功的非易失性存储器产品正在被使用，尤其是以小型记忆卡和 快闪存储器驱动器的形式。 一阵列的个别存储器单元形成在具有导电性浮动栅极的半导 体晶片上，大多数栅极一般由掺杂多晶硅材料制成，根据待存储在单元中的数据而在其 上存储某一水平的电子电荷。浮动栅极位于源极区与漏极区之间的至少一部分沟道上， 且栅极电介质位于浮动栅极与衬底之间。存储器单元的阈值电压由浮动栅极上的电荷量 控制。目前最普遍的有两类存储器单元阵列，NOR和NAND，两者主要的不同之处在于 存储器单元连接在一起的方式。在NOR阵列中，个别单元的漏极连接与共同位线并联 而连接在一起。在第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号、 第5,661,053号和第6，281，075号美国专利中给出NOR存储器单元阵列的实例、其在存 储器系统中的使用和制造其的方法。在NAND配置中，八个、十六个或更多的存储器单元以彼此串联的形式连接成串， 通过所述串的每一末端处的选择晶体管，所述串选择性地连接在个别位线与共同电位之 间。字线越过多串存储器单元而延伸。通过参考第5,570,315号、第5，774，397号、第 6,046,935号、第6,373,746号、第6,456,528号、第6,522,580号、第6,771,536号和第 6,781,877号美国专利和第2003/0147278Al号美国专利申请案公开案可获得NAND快闪 存储器单元阵列的实例及其作为存储器系统的一部分的操作。具有用以使电子从衬底通过栅极电介质并移动到浮动栅极上的各种编程技术。在 Brown和Brewer所编辑的书Nonvolatile Semiconductor Memory Technology, IEEE出 版社，1.2部分，第9-25页(1998)中描述了最普通的编程机制。一种称为Fowler-Nordheim 穿隧(Fowler-Nordheim tunneling) (1.2.1部分)的技术使电子在通过控制栅极与衬底 沟道之间的电压差而建立的高场的影响下穿过浮动栅极电介质。另一种通常称为热电 子注入(1.2.3部分)的漏极区中的沟道热电子注入的技术将电子从单元的沟道注入邻 近单元漏极的浮动栅极区中。另一种称为源极侧注入(1.2.4部分)的技术以在远离 漏极的沟道区中创造用于电子注入的条件的方式沿着存储器单元沟道的长度控制衬底 表面电位。在Kamiya等人的文章EPROM Cell with High Gate Injection Efficiency, IEDM Technical Digest, 1982年，第741-744页中和第4,622,656号和第5,313,421号美 国专利中也描述了源极侧注入。如Ogura等人的Low Voltage, Low Current, Highspeed Program Step Split Gate Cell with Ballistic Direct Injection for EEPROM/Flash， IEDM， 1998年，第987-990页所述，在另一种称为弹道注入的编程技术中，在短沟道内产 生高场以将电子直接加速到电荷存储元件上。另一种称为衬底热电子注入的编程技术使得进入沟道下方的耗尽区的电子由电 场加速到衬底表面并接着穿过栅极电介质而到达浮动栅极。在Eitan等人的文章Substrate Hot-Electron Injection EPROM, IEEE Transactions on Electron Devices,第7 期，ED-31巻，第934-942页(1984年7月)中有对所述编程机制的早期描述。己提出许 多不同技术以在衬底中产生足够电子以用于有效编程。Eitan等人在邻近待编程的可电编 程只读存储器(EPROM)单元的衬底的表面上添加双极装置。另一种方法为在存储器 单元的沟道下方的衬底中形成内埋式注入器，当其p-n接面经受贯穿条件时其将电子发 射入耗尽层中。例如，参阅Wijburg等人的VIPMOS-ANovel Buried Injector Structure for EPROM Applications, IEEE Transactions on Electron Devices，第1期,38巻，第111-120页(1991年l月)，和第5,216,269号美国专利。具有两种从快闪可电擦除且可编程只读存储器(EEPROM)单元的浮动栅极而移除 电荷的普通擦除技术。 一种技术是通过对源极、漏极、衬底和其它栅极施加适当电压而 使电子穿过浮动栅极与衬底之间的介电层的一部分来擦除到衬底的浮动栅极。另一擦除 技术是使来自浮动栅极的电子穿过位于浮动栅极与另一栅极之间的薄穿隧介电层而转 移到另一栅极。为了增大特定尺寸记忆卡和其它类型封装的存储容量，或为了既增大容量又减小尺 寸，始终需要增大可存储在硅衬底的特定区域中的数字数据的量。 一种增大数据的存储 密度的方式为每一存储器单元浮动栅极存储另一个以上位的数据。此可通过将电荷存 储窗口划分为两个以上水平或范围而实现。使用所述四种状态使得每一单元可存储两个 位的数据，使得具有十六种状态的单元可存储四个位的数据，等等。第5,043,940号、 第5,172,338号和上文所提及的第6,522,580号美国专利中举例描述了多状态快闪 EEPROM结构及其操作。 在快闪EEPROM系统中有用的另一类型存储器单元利用非导电性介电材料替代导 电性浮动栅极而以非易失性方式存储电荷。 一种介电存储材料的形式为由氧化硅、氮化 硅和氧化硅(ONO)形成的三层电介质。电介质通常夹在导电性控制栅极与存储器单元 沟道上方的半导体衬底之间。第2003/0109093A1号美国专利申请案公开案中描述了使 用介电电荷存储的各种NOR和NAND阵列。通过将电子从单元沟道转移入氮化物中(电 子在氮化物中被捕集并存储在有限区域中)来对介电存储单元编程。另一种替代浮动栅极存储器和介电存储存储器的方法为在栅极氧化物内嵌入极小 的导电区以存储捕集的电子的技术，通常称为纳米晶体存储器。如第6,656,792号和第 6，0卯,666号美国专利和第2004/0130941号美国专利申请案公开案中所述，这些纳米结 晶位置经沉积以替代导电性浮动栅极，这些纳米结晶位置通过穿隧氧化物与衬底分离且 通过另一绝缘物与控制栅极分离。纳米晶体可为包括硅、锗或各种金属的各种材料。其 通常为所述小尺寸且彼此在空间上隔离，使得具有覆盖源极与漏极之间的整个导电性沟 道区的大量所述纳米晶体区。上文提及的各种编程技术也可与使用非导电性介电电荷捕集装置或纳米晶体来替 代导电性浮动栅极的存储器单元一同使用。也可使用普通擦除技术。
技术实现思路
为了避免干扰邻近正编程的存储器单元的存储器单元中所存储的电荷的电平，需要 通过使用尽可本文档来自技高网...

【技术保护点】
一种对与共同控制栅极线耦合的多个存储器单元进行选择性编程的方法，其中将所述存储器单元形成在一种导电类型的半导体阱内，所述存储器单元各自具有：具有相反导电类型的源极区和漏极区，所述区形成在所述阱的表面中且所述区之间具有沟道区；和电荷存储元件，其位于所述沟道的至少一部分上，所述阱形成在具有所述相反导电类型的半导体区中，所述方法包含同时：将编程电压施加到所述共同控制栅极线，通过允许沿着所述控制栅极线的所述多个存储器单元中的至少一些存储器单元的源极区和漏极区电浮动而对 所述至少一些存储器单元进行编程，和通过将电压施加到沿着所述控制栅极线的所述多个存储器单元中的其它存储器单元的源极区和漏极区中的至少一者而禁止对所述其它存储器单元的编程。

【技术特征摘要】
【国外来华专利技术】US 2004-12-23 11/021,1931.一种对与共同控制栅极线耦合的多个存储器单元进行选择性编程的方法，其中将所述存储器单元形成在一种导电类型的半导体阱内，所述存储器单元各自具有具有相反导电类型的源极区和漏极区，所述区形成在所述阱的表面中且所述区之间具有沟道区；和电荷存储元件，其位于所述沟道的至少一部分上，所述阱形成在具有所述相反导电类型的半导体区中，所述方法包含同时将编程电压施加到所述共同控制栅极线，通过允许沿着所述控制栅极线的所述多个存储器单元中的至少一些存储器单元的源极区和漏极区电浮动而对所述至少一些存储器单元进行编程，和通过将电压施加到沿着所述控制栅极线的所述多个存储器单元中的其它存储器单元的源极区和漏极区中的至少一者而禁止对所述其它存储器单元的编程。2. 根据权利要求1所述的方法，其中禁止对所述多个存储器单元中的其它存储器单元 的编程包括将电位施加到所述其它存储器单元的源极区和漏极区中的至少一者。3. 根据权利要求1所述的方法，其中施加编程电压包括将一系列电压脉冲施加到所 述共同控制栅极线，且其中禁止对所述多个存储器单元中的其它存储器单元的编程 包括将电压施加到所述其它存储器单元的源极区和漏极区中的至少一者，所述电压 在个别电压脉冲的上升时间期间增加。4. 根据权利要求3所述的方法，其中施加电压包括在个别电压脉冲的上升时间的一 部分期间将电位施加到其源极区和漏极区中的至少一者，随后在所述上升时间的剩 余部分期间施加逐步增加的电压。5. 根据权利要求1所述的方法，其中所述共同控制栅极线为根据NAND架构的存储器单元阵列的多个字线中的一个字线。6. 根据权利要求1所述的方法，其中所述共同控制栅极线为根据NOR架构的存储器 单元阵列的多个字线中的一个字线。7. 根据权利要求l所述的方法，其中将编程电压施加到所述共同控制栅极线包括用以 下方式进行此施加使沿着所述控制栅极的所述多个存储器单元中的所述至少一些存储器单元在深耗尽模式下在其沟道区下方以使所述阱与所述半导体衬底之间的 相反导电类型的介面正向偏压从而产生用于所述深耗尽区的电子。8. 根据权利要求1所述的方法，其中将电压施加到所述多个存储器单元中的其它存储 器单元的源极区和漏极区中的至少一者包括以促使所述其它存储器单元的沟道区 的导电类型发生反转的方式进行此施加。9. 一种在非易失性存储器单元阵列中对沿着字线中的共同字线的不同串中的存储器 单元进行选择性编程的方法，其中所述非易失性存储器单元阵列形成在具有第一导 电类型的半导体衬底阱中且电荷存储元件跨越其中的具有第二导电类型的源极区 与漏极区之间的其表面而定位，所述衬底阱在具有所述第二导电类型的半导体材料 的衬底内形成介面，其中所述存储器单元排列在多个串联连接的串中，且字线延伸 跨越所述多个串中的存储器单元的电荷存储元件，所述方法包含允许沿着所述字线中的共同字线的第一群组存储器单元的源极区和漏极区电浮 动，将编程电压施加到所述共同字线，所述编程电压足以导致电荷从所述衬底注入所 述第一群组中的存储器单元的电荷存储元件中，和将电压施加到沿着所述共同字线的第二群组存储器单元的源极区和漏极...

【专利技术属性】
技术研发人员：乔治萨玛奇萨，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]