半导体存储器制造技术

本实用新型专利技术涉及半导体制造技术领域，尤其涉及一种半导体存储器。所述半导体存储器包括：衬底，所述衬底内具有多条字线以及位于相邻两条字线之间的导电接触区；沟槽，位于所述导电接触区内；接触窗口，位于所述导电接触区内，所述接触窗口位于所述沟槽上方且与所述沟槽连通，所述接触窗口的宽度大于所述沟槽的宽度；接触插塞，接触窗口，位于所述导电接触区内，所述接触窗口位于所述沟槽上方且与所述沟槽连通，所述接触窗口的宽度大于所述沟槽的宽度。本实用新型专利技术增大了接触插塞与导电接触区之间的接触面积，从而降低接触插塞与导电接触区之间的接触电阻，改善了半导体存储器的性能，提高了半导体存储器的良率。

Semiconductor memory

【技术实现步骤摘要】
半导体存储器
本技术涉及半导体制造
，尤其涉及一种半导体存储器。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，DRAM)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。在现有的半导体存储器制造工艺中，为了增加存储单元的充放电速度，主要是利用增加存储单元接触插塞与存储单元接触区之间的接触面积和/或位线接触插塞与位线接触区之间的接触面积，来达到降低接触电阻的效果。在6F2(例如3F×2F)的存储单元工艺基础上，随着技术节点的演进，增加存储单元接触插塞与存储单元接触区之间的接触面积和/或位线接触插塞与位线接触区之间的接触面积的难度越来越大，对半导体存储器制造工艺的改进难度越来越大。因此，如何降低半导体存储器内部的接触电阻，从而改善半导体存储器的性能，是目前亟待解本文档来自技高网...

【技术保护点】
1.一种半导体存储器，其特征在于，包括：/n衬底，所述衬底内具有多条字线以及位于相邻两条字线之间的导电接触区；/n沟槽，位于所述导电接触区内；/n接触窗口，位于所述导电接触区内，所述接触窗口位于所述沟槽上方且与所述沟槽连通，所述接触窗口的宽度大于所述沟槽的宽度；/n接触插塞，包括填充于所述沟槽的接触部和填充于所述接触窗口且与所述接触部电连接的插塞部。/n

【技术特征摘要】
1.一种半导体存储器，其特征在于，包括：
衬底，所述衬底内具有多条字线以及位于相邻两条字线之间的导电接触区；
沟槽，位于所述导电接触区内；
接触窗口，位于所述导电接触区内，所述接触窗口位于所述沟槽上方且与所述沟槽连通，所述接触窗口的宽度大于所述沟槽的宽度；
接触插塞，包括填充于所述沟槽的接触部和填充于所述接触窗口且与所述接触部电连接的插塞部。


2.根据权利要求1所述的半导体存储器，其特征在于，还包括：
绝缘层，位于所述导电接触区与所述字线之间，用于电性隔离所述导电接触区与所述字线；
所述字线的顶面与所述接触部的底面均位于所述绝缘层的顶面之下。


3.根据权利要求1所述的半导体存储器，其特征在于，所述导电接触区为存储单元接触区或位线接触区。


4.根据权利要求1所述的半导体存储器，其特征在于，多条所述字线将所述衬底划分为若干个交替排列的存储单元接触区和位线接触区；
所述沟槽包括位于所述存储单元接触区的第一沟槽和位于所述位线接触区的第二沟槽；
所述接触窗口包括位于所述存储单元接触区且与所述第一沟槽连通的第一接触窗口和位于所述位线接触区且与所述第二沟槽连通的第二接触窗口；
所述第一接触窗口的宽度大于所述第一沟槽的宽度，所述第二接触窗口的宽度大于所述第二沟槽的宽度。


5.根据权利要求4所述的半导体存储器，其特征在于，所述接触插塞包括存储单元接触插塞和位...

【专利技术属性】
技术研发人员：江文涌，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34