半导体结构、存储器结构及其制备方法技术

本发明专利技术提供一种半导体结构、存储器结构及其制备方法，包括如下步骤：1)提供一半导体基底，于半导体基底的表面形成垫层结构；于半导体基底及垫层结构内形成浅沟槽隔离结构，于半导体基底内隔离出若干个间隔排布的有源区；2)于垫层结构的表面形成硬掩膜层、底部抗反射层及光刻胶层，光刻胶层中形成有第一开口图形；3)依据光刻胶层刻蚀底部抗反射层，以于底部抗反射层内形成第二开口图形；4)于第二开口图形侧壁形成侧墙结构；5)于侧墙结构之外的第二开口图形内形成填充层。本发明专利技术在基于所述半导体结构制备埋入式栅极字线及位线接触时，不需要光刻工艺来定义位线接触孔，可以避免光刻曝光偏移，确保位线接触的精确对准。

Semiconductor structure, memory structure and preparation method

【技术实现步骤摘要】
半导体结构、存储器结构及其制备方法
本专利技术属于集成电路制造
，特别是涉及一种半导体结构、存储器结构及其制备方法。
技术介绍
随着工艺的发展，半导体器件的集成度越来越高，半导体器件的尺寸也越来越小，制程工艺越来越复杂，成本也越来越高。同时，在半导体器件的制备过程中，若特征形状与目标值有误差(即特征形状不能够精确对准)，则会对半导体器件的性能将产生明显不利的影响。譬如，在现有的存储器结构的制备工艺中，整个工艺流程步骤较多，成本较高，且在形成位线接触孔时，现有的光刻曝光工艺很难实现精确对准，从而使得制备得到的存储器结构的可靠性及稳定性较低。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构、存储器结构及其制备方法，用于解决现有技术中存储器结构的制备工艺流程步骤较多、成本较高、位线接触孔难以实现精确对准，使得得到的存储器结构的可靠性及稳定性较差等问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；及5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。作为本专利技术的一种优选方案，步骤1)与步骤2)之间还包括如下步骤：去除所述垫层结构；于所述有源区内进行离子注入，以于所述有源区内形成深阱区域；及于离子注入后的所述半导体基底表面再次形成垫层结构；其中，步骤2)中，于再次形成的所述垫层结构的表面依次形成所述硬掩膜层、所述底部抗反射层及所述光刻胶层。作为本专利技术的一种优选方案，所述垫层结构包括：垫氧化层，位于所述半导体基底的表面；及垫氮化层，位于所述垫氧化层的表面。作为本专利技术的一种优选方案，步骤2)中，于所述垫层结构的表面形成所述硬掩膜层包括如下步骤：于所述垫层结构表面形成第一硬掩膜层；及于所述第一硬掩膜层表面形成第二硬掩膜层。本专利技术还提供一种半导体结构，所述半导体结构包括：半导体基底；垫层结构，位于所述半导体基底的表面；浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；硬掩膜层，位于所述垫层结构的表面；底部抗反射涂层，位于所述硬掩膜层的表面；填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。作为本专利技术的一种优选方案，所述有源区内还形成有深阱区域。作为本专利技术的一种优选方案，所述垫层结构包括：垫氧化层，位于所述半导体基底的表面；垫氮化层，位于所述垫氧化层的表面。作为本专利技术的一种优选方案，所述硬掩膜层包括：第一硬掩膜层，位于所述垫层结构的表面；及第二硬掩膜层，位于所述第一硬掩膜层的表面。本专利技术还提供一种存储器结构的制备方法，所述存储器结构的制备方法包括如下步骤：1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率；6)刻蚀去除所述侧墙结构、位于所述埋入式栅极字线区域的所述硬掩膜层，以于所述底部抗反射层及所述硬掩膜层内形成图形沟道，所述图形沟道定义出所述埋入式栅极字线的位置及形状；7)去除所述填充层及所述底部抗反射层；8)去除所述图形沟道底部的所述垫层结构，并去除所述位线接触区域之外的所述硬掩膜层；9)依据所述图形沟道刻蚀所述半导体基底，以于所述半导体基底内形成埋入式栅极字线沟槽；10)于所述埋入式栅极字线沟槽内形成埋入式栅极字线，所述埋入式栅极字线的上表面低于所述半导体基底的上表面；11)于所述埋入式栅极字线沟槽内及所述垫层结构表面形成介质层；所述介质层填满所述埋入式栅极字线沟槽并覆盖所述垫层结构的表面；12)去除所述位线接触区域的所述硬掩膜层并刻蚀所述半导体基底，以于所述介质层及所述半导体基底内形成位线接触孔，所述位线接触孔的底部陷入于所述半导体基底内；及13)于所述位线接触孔内填充接触材料，以形成位线接触。作为本专利技术的一种优选方案，步骤1)与步骤2)之间还包括如下步骤：去除所述垫层结构；于所述有源区内进行离子注入，以于所述有源区内形成深阱区域；及于离子注入后的所述半导体基底表面再次形成垫层结构；其中，步骤2)中，于再次形成的所述垫层结构的表面依次形成所述硬掩膜层、所述底部抗反射层及所述光刻胶层。作为本专利技术的一种优选方案，所述垫层结构包括：垫氧化层，位于所述半导体基底的表面；及垫氮化层，位于所述垫氧化层的表面。作为本专利技术的一种优选方案，步骤2)中，于所述垫层结构的表面形成所述硬掩膜层包括如下步骤：...

【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：/n1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；/n2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；/n3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；/n4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；及/n5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。/n

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；
2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；
3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；
4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；及
5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。


2.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括如下步骤：
去除所述垫层结构；
于所述有源区内进行离子注入，以于所述有源区内形成深阱区域；及
于离子注入后的所述半导体基底表面再次形成垫层结构；其中，步骤2)中，于再次形成的所述垫层结构的表面依次形成所述硬掩膜层、所述底部抗反射层及所述光刻胶层。


3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述垫层结构包括：
垫氧化层，位于所述半导体基底的表面；及
垫氮化层，位于所述垫氧化层的表面。


4.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤2)中，于所述垫层结构的表面形成所述硬掩膜层包括如下步骤：
于所述垫层结构表面形成第一硬掩膜层；及
于所述第一硬掩膜层表面形成第二硬掩膜层。


5.一种半导体结构，其特征在于，包括：
半导体基底；
垫层结构，位于所述半导体基底的表面；
浅沟槽隔离结构，位于所述半导体基底及所述垫层结构内，以于所述半导体基底内隔离出若干个间隔排布的有源区；
硬掩膜层，位于所述垫层结构的表面；
底部抗反射涂层，位于所述硬掩膜层的表面；
填充层，位于所述底部抗反射涂层内，所述填充层定义出需要形成的位线接触的位置及形状；及
侧墙结构，位于所述底部抗反射涂层内，且位于所述填充层的外侧，所述侧墙结构定义出需要形成的埋入式栅极字线的位置及形状；其中，
于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率。


6.根据权利要求5所述的半导体结构，其特征在于，所述有源区内还形成有深阱区域。


7.根据权利要求5所述的半导体结构，其特征在于，所述垫层结构包括：
垫氧化层，位于所述半导体基底的表面；
垫氮化层，位于所述垫氧化层的表面。


8.根据权利要求5所述的半导体结构，其特征在于，所述硬掩膜层包括：
第一硬掩膜层，位于所述垫层结构的表面；及
第二硬掩膜层，位于所述第一硬掩膜层的表面。


9.一种存储器结构的制备方法，其特征在于，包括以下步骤：
1)提供一半导体基底，于所述半导体基底的表面形成垫层结构；并于所述半导体基底及所述垫层结构内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述半导体基底内隔离出若干个间隔排布的有源区；
2)于垫层结构的表面依次形成硬掩膜层、底部抗反射层及光刻胶层，其中，所述硬掩膜层、所述底部抗反射层及所述光刻胶层由下至上依次叠置，且所述光刻胶层中形成有第一开口图形，所述第一开口图形暴露出需要形成位线接触的位线接触区域及需要形成埋入式栅极字线的埋入式栅极字线区域；
3)依据所述光刻胶层刻蚀所述底部抗反射层，将所述第一开口图形转移至所述底部抗反射层内，以于所述底部抗反射层内形成第二开口图形；
4)于所述第二开口图形侧壁形成侧墙结构，所述侧墙结构定义出所述埋入式栅极字线区域的位置及形状，所述侧墙结构之外的所述第二开口图形定义出所述位线接触区域的位置及形状；
5)于所述侧墙结构之外的所述第二开口图形内形成填充层，其中，于相同的刻蚀条件下，所述填充层的去除速率小于所述底部抗反射层的去除速率及所述侧墙结构的去除速率；
6)刻蚀去除所述侧墙结构、位于所述埋入式栅极字线区域的所述硬掩膜层，以于所述底部抗反射层及所述硬掩膜层内形...

【专利技术属性】
技术研发人员：巩金峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34