半导体装置和形成该半导体装置的方法制造方法及图纸

本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。

【技术实现步骤摘要】
半导体装置和形成该半导体装置的方法本申请要求于2018年9月21日在韩国知识产权局(KIPO)提交的第10-2018-0113699号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思涉及一种形成半导体装置的方法，更具体地，涉及一种使用化学机械抛光(CMP)形成半导体装置的方法和一种通过该方法形成的半导体装置。
技术介绍
已经进行了关于减小构成半导体装置的组件的尺寸并改善其性能的研究。此外，已经进行了在动态随机存取存储器(DRAM)中可靠且稳定地形成按比例缩小的单元电容器的研究。
技术实现思路
本专利技术构思的示例性实施例的一个方面是提供一种形成半导体装置的方法，所述方法包括形成DRAM的单元电容器的第一电极。本专利技术构思的示例性实施例的另一方面提供一种包括第一电极的半导体装置。根据本专利技术构思的示例性实施例，一种形成半导体装置的方法包括在基底上形成模制结构。在模制结构上形成具有沉积厚度的第一掩模层。使第一掩模层图案化以形成使模制结构暴露的第一掩模开口。蚀刻通过第一掩模开口暴露的模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成填充孔和第一掩模开口的导电图案。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。根据另一示例性实施例，一种形成半导体装置的方法包括在基底上形成模制结构。在模制结构上形成掩模层。掩模层具有掩模开口以使模制结构暴露。蚀刻模制结构以在模制结构中形成孔。形成导电材料层以填充孔和掩模开口并覆盖掩模层。蚀刻导电材料层以在孔和掩模开口中形成导电图案。蚀刻掩模层以使导电图案的突起的侧表面暴露。执行化学机械抛光工艺以去除导电图案的突起。根据另一示例性实施例，一种形成半导体装置的方法包括形成包括至少一个模制层和至少一个支撑层的模制结构。第一支撑层设置为模制结构的最上部分。在模制结构上形成具有掩模开口的掩模层。掩模开口使模制结构暴露。蚀刻通过掩模开口暴露的模制结构以形成穿透模制结构的孔。掩模层形成为包括具有第一厚度的第一掩模部分和具有大于第一厚度的第二厚度的第二掩模部分。在执行蚀刻之后，掩模开口保留在第一掩模部分中。在孔和掩模开口中形成导电图案，导电图案包括突起。蚀刻掩模层以使包括突起的导电图案暴露。执行化学机械抛光工艺以去除导电图案的突起。使模制结构图案化。所述至少一个支撑层被图案化以形成为具有开口的至少一个支撑图案。所述至少一个模制层被去除以使导电图案的侧表面暴露。在所述至少一个支撑图案和所述导电图案上形成电介质层。在电介质层上形成电极层。根据另一示例性实施例，半导体装置包括设置在基底上的第一电极。上支撑图案连接第一电极的上区域，上支撑图案具有上开口。电介质层被设置为覆盖上支撑图案和第一电极的表面。第二电极设置在电介质层上。第一电极具有与上支撑图案的上表面共面的上表面。第一电极在上开口中具有倾斜的侧表面。附图说明通过以下结合附图对示例性实施例的详细描述，将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：图1是根据本专利技术构思的示例性实施例的半导体装置的平面图；图2是根据本专利技术构思的示例性实施例的图1中的半导体装置的部分'B'的局部放大视图；图3至图9A和图10B至图13是根据本专利技术构思的示例性实施例的沿图2的线I-I'截取的半导体装置的剖视图；图9B是示出根据本专利技术构思的示例性实施例的包括盖材料层的半导体装置的沿图2的线I-I'截取的剖视图；图10A是示出根据本专利技术构思的示例性实施例的平坦化工艺设备的剖视图；图14是示出本专利技术构思的另一示例性实施例的沿图2的线I-I'截取的剖视图；图15A和图15B是示出本专利技术构思的示例性实施例的沿图2的线I-I'截取的剖视图；以及图16A至图16D是示出本专利技术构思的示例性实施例的沿图2的线I-I'截取的剖视图。具体实施方式在下文中，将参照附图描述本专利技术构思的示例性实施例。参照图1、图2和图3，隔离区域9可以形成在包括第一区域A1和第二区域A2的基底3上，以限定单元有源区域6c和外围有源区域6p。基底3可以是半导体基底。在示例性实施例中，第一区域A1可以是诸如DRAM等的存储器装置的存储器单元阵列区域，第二区域A2可以是设置在第一区域A1的外围处的外围电路区域A2，第一区域A1可以是存储器单元阵列区域。位线结构30可以形成在基底3的第一区域A1上。形成位线结构30的步骤可以包括形成顺序地堆叠的位线21b和位线盖层24。形成位线结构30的步骤还可以包括在位线21b和位线盖层24的侧表面上形成位线间隔件27。如图2中所示，栅电极21p可以形成在基底3的第二区域A2上。在一个示例性实施例中，栅电极21p可以与位线21b的形成同时形成。位线21b和栅电极21p可以由导电材料形成。位线21b可以形成在基底3上的绝缘层18上。位线盖层24可以由诸如氮化硅等的绝缘材料形成。位线间隔件27可以由诸如氮化硅等的绝缘材料形成。层间电介质15可以形成在基底3的第二区域A2上。层间电介质15可以由氮化硅形成。单元接触塞33c可以形成在位线结构30之间，以电连接到单元有源区域6c中的单元杂质区域(也称为“第一杂质区域”)12c。外围接触塞33p可以形成为穿透层间电介质15并且电连接到外围有源区域6p中的外围杂质区域(也称为“第二杂质区域”)12p。第一杂质区域12c可以是形成在第一区域A1中的单元开关元件的源极和漏极中的任一个。第二杂质区域12p可以是形成在第二区域A2中的外围晶体管的源极/漏极。如图3中所示，模制结构48可以形成在包括单元接触塞33c和外围接触塞33p的基底3上。模制结构48可以被构造为覆盖位线结构30、单元接触塞33c、层间电介质15和外围接触塞33p。模制结构48可以包括单个或多个模制层和单个或多个支撑层。单个或多个模制层可以被称为至少一个模制层，单个或多个支撑层可以被称为至少一个支撑层。在模制结构48中，在单个或多个模制层和单个或多个支撑层之中，最上层可以是支撑层。例如，模制结构48可以包括蚀刻停止层36、设置在蚀刻停止层36上的下模制层40、设置在下模制层40上的下支撑层42、设置在下支撑层42上的上模制层44以及设置在上模制层44上的上支撑层46。在一个示例性实施例中，下模制层40和上模制层44可以由氧化硅形成。在一个示例性实施例中，下支撑层42和上支撑层46可以由相对于下模制层40和上模制层44具有蚀刻选择性的绝缘材料形成。例如，下支撑层42和上支撑层46可以由氮化硅(SiN)或碳氮化硅(SiCN)形成。蚀刻停止层36可以由相对于下模制层40具有蚀刻选择性的绝缘材料(诸如SiN或SiCN)形成。在示例性实施例中，上支撑层46可以被称为第一支撑层，上模制层44可以被称为第一模制层，下支撑层42可以被称为第二支撑层，下模制层40可以本文档来自技高网...

【技术保护点】
1.一种形成半导体装置的方法，所述方法包括：/n在基底上形成模制结构；/n在所述模制结构上形成具有沉积厚度的第一掩模层；/n使所述第一掩模层图案化，以形成使所述模制结构暴露的第一掩模开口；/n蚀刻通过所述第一掩模开口暴露的所述模制结构，以形成穿透所述模制结构的孔，其中，使所述第一掩模层减薄以形成为包括掩模部分，所述掩模部分的厚度小于所述沉积厚度；/n形成填充所述孔和所述第一掩模开口的导电图案；/n蚀刻包括所述掩模部分的所述第一掩模层以使所述模制结构暴露，所述导电图案具有突起；以及/n执行化学机械抛光工艺以去除所述导电图案的所述突起。/n

【技术特征摘要】
20180921 KR 10-2018-01136991.一种形成半导体装置的方法，所述方法包括：
在基底上形成模制结构；
在所述模制结构上形成具有沉积厚度的第一掩模层；
使所述第一掩模层图案化，以形成使所述模制结构暴露的第一掩模开口；
蚀刻通过所述第一掩模开口暴露的所述模制结构，以形成穿透所述模制结构的孔，其中，使所述第一掩模层减薄以形成为包括掩模部分，所述掩模部分的厚度小于所述沉积厚度；
形成填充所述孔和所述第一掩模开口的导电图案；
蚀刻包括所述掩模部分的所述第一掩模层以使所述模制结构暴露，所述导电图案具有突起；以及
执行化学机械抛光工艺以去除所述导电图案的所述突起。


2.根据权利要求1所述的方法，其中，使所述第一掩模层图案化的所述步骤包括：
在所述第一掩模层上形成第二掩模层，所述第二掩模层在所述第一掩模层上具有使所述第一掩模层暴露的第二掩模开口；以及
蚀刻通过所述第二掩模开口暴露的所述第一掩模层，以形成所述第一掩模开口，
其中，在使所述第一掩模层减薄以具有小于所述沉积厚度的厚度之前去除所述第二掩模层。


3.根据权利要求1所述的方法，所述方法还包括：
在执行所述化学机械抛光工艺之前形成盖材料层，以填充所述导电图案的所述突起之间的间隙并覆盖所述模制结构，
其中，所述化学机械抛光工艺包括去除所述导电图案的所述突起以及所述盖材料层。


4.根据权利要求1所述的方法，其中，所述模制结构包括下模制层、设置在所述下模制层上的下支撑层、设置在所述下支撑层上的上模制层以及设置在所述上模制层上的上支撑层，并且
使用所述化学机械抛光工艺去除所述突起以使所述上支撑层暴露。


5.根据权利要求4所述的方法，所述方法还包括：
使所述模制结构图案化以形成上支撑图案和下支撑图案并去除所述上模制层和所述下模制层，所述上支撑层被图案化以形成被构造为连接所述导电图案的所述上支撑图案，并且所述下支撑层被图案化以形成被构造为连接所述导电图案的所述下支撑图案，
在使所述模制结构图案化之后形成电介质层，以共形地覆盖所述导电图案以及所述下支撑图案和所述上支撑图案；以及
在所述电介质层上形成电极层。


6.根据权利要求5所述的方法，其中，在使所述上支撑层图案化的同时，蚀刻所述导电图案的一部分，以形成倾斜的侧表面。


7.根据权利要求1所述的方法，其中，形成所述导电图案的所述步骤包括：
形成导电材料层，所述导电材料层填充所述孔和所述第一掩模开口并覆盖所述第一掩模层；以及
执行平坦化的化学机械抛光工艺以使所述掩模部分暴露。


8.根据权利要求1所述的方法，所述方法还包括：
在形成所述导电图案之后在所述第一掩模层和所述导电图案上形成附加材料层；以及
蚀刻所述附加材料层，
其中，所述导电图案中的每个具有从其上表面的中心部分凹进的凹进区域，
所述附加材料层包括间隙填充部分，所述间隙填充部分设置为填充所述导电图案的所述凹进区域，并且
在执行所述化学机械抛光工艺以去除所述导电图案的所述突起之后，所述附加材料层的所述间隙填充部分保留在所述凹进区域中。


9.一种形成半导体装置的方法，所述方法包括：
在基底上形成模制结构；
在所述模制结构上形成掩模层，所述掩模层具有掩模开口以使所述模制结构暴露；
蚀刻所述模制结构以在所述模制结构中形成孔；
形成导电材料层以填充所述孔和所述掩模开口并覆盖所述掩模层；
蚀刻所述导电材料层以在所述孔和所述掩模开口中形成导电图案；
蚀刻所述掩模层以使所述导电图案的突起的侧表面暴露；以及
执行化学机械抛光工艺以去除所述导电图案的所述突起。


10.根据权利要求9所述的方法，所述方法还包括：
在执行所述化学机械抛光工艺之前形成盖材料层，以填充所...

【专利技术属性】
技术研发人员：裵珍宇，辛受映，高荣浩，尹普彦，尹一永，李洋熙，全喜淑，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR