半导体元件制造技术

在一些实施例中，一种半导体元件包括基板、在基板上的电荷储存元件，及在基板上邻接电荷储存元件的穿隧二极管。穿隧二极管包括在基板上的穿隧二极管介电层，及在穿隧二极管介电层上的穿隧二极管电极。基板电极安置于基板的掺杂区域上，且穿隧二极管电极位于电荷储存元件及基板电极之间。

Semiconductor element

【技术实现步骤摘要】
半导体元件
本揭露是关于一种半导体元件。
技术介绍
记忆体单元为能够储存信息达某一时间周期的电子电路。记忆体单元能够储存二进位信息的位元，例如，逻辑“1”或“0”。通常，记忆体单元经设定而储存逻辑1且经重设而储存逻辑0。可存取记忆体单元以读取经储存信息(例如，电压位准或逻辑值)。习知记忆体单元包括诸如电容器的储存元件。通过(例如)经由受控于字线上的电压的晶体管自位元线施加至电容器的电压对电容器充电。通过直接存取电容器来读取电容器。亦即，(例如)通过将栅极电压施加至晶体管并读取自电容器传送至位元线的电荷而自电容器直接读取电荷。
技术实现思路
根据一个实施例，一种元件包括具有掺杂区域的基板。电荷储存元件及穿隧二极管元件彼此邻接地安置于基板上。穿隧二极管包括在基板上的穿隧二极管介电层，及在穿隧二极管介电层上的穿隧二极管电极。基板电极安置于基板的掺杂区域上，且穿隧二极管电极位于电荷储存元件及基板电极之间。附图说明当结合附图进行阅读时得以自以下详细描述最佳地理解本揭露的态样。应注意，根据工业上的标准实务，各种特征并未按比例绘制。实际上，为了论述清楚可任意地增大或减小各种特征的尺寸。图1为说明根据一些实施例的记忆体单元的示意性电路图；图2为说明根据一些实施例的在图1中所展示的记忆体单元的俯视平面图；图3A为沿着图2的线A-A'截取的横截面图；图3B为沿着图2的线B-B'截取的横截面图；图3C为沿着图2的线C-C'截取的横截面图；图3D至图3F为说明根据一些实施例的电荷储存与感应元件的特性的曲线图；图4为说明根据一些实施例的电荷储存与感应元件的横截面图；图5A至图5H为说明根据一些实施例的用于形成电荷储存与感应元件的方法的横截面图；图6为说明根据一些实施例的电荷储存与感应元件的横截面图；图7A至图7G为说明根据一些实施例的用于形成电荷储存与感应元件的方法的横截面图；图8为说明根据一些实施例的具有侧向环绕穿隧二极管电极的电荷储存电极的元件的俯视平面图；图9为说明根据一些实施例的具有侧向环绕穿隧二极管电极的电荷储存电极的元件的俯视平面图；图10为说明根据一些实施例的具有侧向环绕电荷储存电极的穿隧二极管电极的元件的俯视平面图；图11为说明根据一些实施例的具有侧向环绕电荷储存电极的穿隧二极管电极的元件的俯视平面图；图12为说明根据一些实施例的具有以平行布局提供的电荷储存电极及穿隧二极管电极的元件的俯视平面图；图13为说明根据一些实施例的具有以“指状”布局提供的电荷储存电极及穿隧二极管电极的元件的俯视平面图；图14为说明根据一些实施例的具有多电荷储存电极布局的元件的俯视平面图；图15为说明根据一些实施例的具有多穿隧二极管电极布局的元件的俯视平面图；图16为说明根据一些实施例的具有多电荷储存电极布局的元件的俯视平面图；图17为说明根据一些实施例的具有多穿隧二极管电极布局的元件的俯视平面图。具体实施方式以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。以下描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且并不意欲为限定性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上的形成可包括其中第一及第二特征直接接触形成的实施例，且亦可包括其中附加特征可在第一及第二特征之间形成而使得第一及第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其本身并不表示所论述的各种实施例及/或配置之间的关系。另外，为了描述简单起见，可在本文中使用诸如“在……之下”、“在……下方”、“下方”、“在……上方”、“上方”以及其类似术语的空间相对术语，以描述如诸图中所说明的一个部件或特征相对于另一(其他)部件或特征的关系。除了诸图中所描绘的定向以外，此空间相对术语意欲亦涵盖在使用中或操作中的元件的不同定向。装置可以其他方式定向(旋转90度或在其他定向上)，且可同样相应地解释本文中所使用的空间相对描述词。说明书对用于沉积介电层、金属或任何其他材料的沉积技术的引用包括诸如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、金属有机化学气相沉积(MOCDV)、电浆增强化学气相沉积(PECVD)、电浆气相沉积(PVD)、原子层沉积(ALD)、分子束磊晶法(MBE)、电镀、无电极电镀及其类似者的制程。本文中参考这些制程的实例描述特定实施例。然而，本揭露及对特定沉积技术的参考不应限于这些已描述内容。说明书对用于介电材料、金属或任何其他材料的选择性移除的蚀刻技术的引用包括诸如湿化学蚀刻、反应性离子(电浆)蚀刻(RIE)、洗涤、湿清洗、预清洗、喷射清洗、化学-机械研磨(CMP)及其类似者的制程。本文中参考这些制程的实例描述特定实施例。然而，本揭露及对特定蚀刻技术的引用不应限于这些已描述内容。可通过任何合适方法来图案化鳍结构。举例而言，可使用一或多个光微影制程(包括双图案化或多图案化制程)来图案化结构。大体而言，双图案化或多图案化制程组合了光微影及自对准制程，从而允许产生具有(例如)小于可使用单一、直接光微影制程获得的间距的间距的图案。举例而言，在一个实施例中，牺牲层形成于基板之上且使用光微影制程进行图案化。使用自对准制程并靠着经图案化的牺牲层形成间隔物。随后移除牺牲层，且剩余间隔物可接着用以图案化鳍结构。图1为说明根据本揭露的一些实施例的记忆体单元10的示意性电路图。记忆体单元10包括电荷储存元件16及感应元件18，其(例如)经由基板102(参见图2及图3A至图3C)彼此电耦接。第一存取晶体管21电耦接于电荷储存元件16及写入位元线WBL之间。第二存取晶体管22电耦接于感应元件18及读取位元线RBL之间。第一存取晶体管21及第二存取晶体管22的栅极端子电耦接至字线WL。电荷储存元件16及感应元件18可统称为电荷储存与感应元件50。如本文中将更详细描述，在读取操作期间，在不干扰储存于电荷储存元件16中的电荷的情况下通过感应元件18来感应储存于电荷储存元件16中的信息。图2为说明根据一些实施例的在图1中所展示的记忆体单元10的俯视平面图。图3A为沿着图2的线A-A'截取的横截面图，图3B为沿着图2的线B-B'截取的横截面图，且图3C为沿着图2的线C-C'截取的横截面图。记忆体单元10包括电荷储存与感应元件50，及耦接至字线WL的第一存取晶体管21及第二存取晶体管22。电荷储存与感应元件50包括电荷储存元件16及感应元件18，其在第一方向上(例如，x方向)彼此间隔开。第一存取晶体管21及第二存取晶体管22大体上沿着横向于第一方向的第二方向(例如，y方向)安置。电荷储存元件16及感应元件18经安置而在基板102上彼此邻接。基板102可为任何半导体材料的基板。在一些实施例中，基板102为硅基板；然而，本文中所提供的实施例并不本文档来自技高网...

【技术保护点】
1.一种半导体元件，其特征在于，包含：/n具有一掺杂区域的一基板；/n在该基板上的一电荷储存元件；/n在该基板上邻接该电荷储存元件的一穿隧二极管，该穿隧二极管包括：/n在该基板上的一穿隧二极管介电层；以及/n在该穿隧二极管介电层上的一穿隧二极管电极；以及/n在该基板的该掺杂区域上的一基板电极，该穿隧二极管电极位于该电荷储存元件及该基板电极之间。/n

【技术特征摘要】
20180926 US 16/142,8981.一种半导体元件，其特征在于，包含：
具有一掺杂区域的一基板；
在该基板上的一电荷储存元件；
在该基板上邻接该电荷储存元...

【专利技术属性】
技术研发人员：胡振国，廖建舜，高伟智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71