一种半导体结构及其制作方法技术

本发明专利技术提供一种半导体结构及其制作方法，该半导体结构包括衬底、隔离沟槽、多条字线沟槽、栅极及导电层，其中，隔离沟槽形成于衬底中，以在衬底中界定出多个有源区，隔离沟槽下部依次填充有第一介质层与第二介质层；多条字线沟槽形成于衬底中，字线沟槽包括穿过有源区的栅极沟槽、穿过隔离沟槽的导电沟槽以及位于导电沟槽的底部两侧并与导电沟槽连通的微沟槽；栅极形成于栅极沟槽中；导电层形成于隔离沟槽上部，并填充微沟槽。该微沟槽中填充的导电层增加了导电沟槽的宽度，并且微沟槽的导电层与栅极的导电层连接形成一导电区域。本发明专利技术在不增加晶体管尺寸的同时，保证导电沟道宽度的增加，有利于提高存取晶体管的驱动电流和导通电流。

A semiconductor structure and its fabrication method

【技术实现步骤摘要】
一种半导体结构及其制作方法
本专利技术属于半导体集成电路领域，涉及一种半导体结构及其制作方法。
技术介绍
在目前半导体产业中，存储器件在集成电路产品中占有很大比例。存储器中通常包括多个存储单元，例如存取晶体管。随着半导体技术的不断发展，半导体器件集成度越来越高，相应的元件尺寸越来越小，存取晶体管的导电沟道宽度也随之缩减，进而导致存取晶体管的驱动电流和导通电流降低。导电沟道的驱动电流和导通电流的大小对存取晶体管的性能有着直接的影响。当驱动电流和导通电流减小时，将导致数据存取速度降低，影响存储器性能。因此，如何在集成度越来越高的情况下，提高存取晶体管的驱动电流和导通电流非常关键。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中存取晶体管的驱动电流和导通电流降低的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制作方法，包括以下步骤：提供一衬底，在所述衬底上定义出多个有源区以及位于所述有源区外围的隔离区；在所述衬底中形成隔离沟槽，并在所述隔离沟槽中依次形成第一介质层与第二介质层，所述隔离沟槽的位置与所述隔离区的位置相对应；在所述有源区和所述隔离沟槽中形成多条字线沟槽，所述字线沟槽包括穿过所述有源区的栅极沟槽、穿过所述隔离沟槽的导电沟槽以及位于所述导电沟槽的底部两侧并与所述导电沟槽连通的微沟槽；在所述字线沟槽中依次形成栅介质层、功函数层及栅极电极层，且所述栅介质层、所述功函数层及所述栅极电极层皆填充进所述微沟槽中。可选地，所述半导体结构的制作方法更包括以下步骤：在形成所述第一介质层和所述第二介质层后，在所述衬底中形成阱区，所述阱区的深度大于所述微沟槽的深度；在所述栅介质层、功函数层及栅极电极层填充所述字线沟槽后，在所述有源区内形成源极掺杂区及漏极掺杂区，所述源极掺杂区及所述漏极掺杂区分别位于所述栅极沟槽两侧；回刻所述栅极沟槽中的栅极电极材料，使所述栅极电极层低于所述源极掺杂区和漏极掺杂区对应的所述衬底表面，且所述栅极电极层凸出于所述功函数层。可选地，在所述栅极沟槽中的所述栅介质层、所述功函数层及所述栅极电极层共同构成栅极，所述源极掺杂区和漏极掺杂区在高度方向上至少部分与所述栅极重合。可选地，所述源极掺杂区和漏极掺杂区深度小于阱区深度。可选地，形成所述隔离沟槽于所述衬底中包括：依次形成垫氧化层和垫氮化层于所述衬底表面；形成图形化的硬掩膜层在所述衬底上，使其覆盖所述有源区且暴露所述隔离区的所述衬底；以图形化的所述硬掩膜层为掩膜对所述衬底进行干法刻蚀，得到所述隔离沟槽；去除所述硬掩膜层。可选地，形成所述第一介质层与所述第二介质层于所述隔离沟槽中包括以下步骤：在所述隔离沟槽结构的侧壁和底部形成所述第一介质层；在所述第一介质层上形成所述第二介质层直至填满所述隔离沟槽，并进行退火处理；利用平坦化工艺去除所述衬底顶表面上的介质层；可选地，所述第一介质层的厚度为隔离沟槽宽度的10％-40％。可选地，所述第一介质层包括硼磷硅玻璃，所述第二介质层包括氧化硅。可选地，所述硼磷硅玻璃中B和P原子数目各占4％。可选地，形成所述字线沟槽包括如下步骤：形成图形化掩膜层于具有所述隔离沟槽的所述衬底上，使其暴露出所述字线沟槽区域；形成所述导电沟槽、所述微沟槽和所述栅极沟槽于所述衬底中；可选地，所述第一介质层对所述第二介质层的刻蚀选择比大于1，采用一步刻蚀工艺自对准形成所述微沟槽。可选地，在所述隔离沟槽被所述字线沟槽穿过的位置，所述第一介质层顶面低于所述第二介质层顶面，所述第二介质层的顶面低于所述衬底的顶面，在所述隔离沟槽未被所述字线沟槽穿过的位置，所述第二介质层的顶面与所述第一介质层的顶面齐平。可选地，所述微沟槽的深度为所述导电沟槽深度的3％-40％。可选地，位于所述栅极沟槽内的所述功函数层的顶面低于位于所述栅极沟槽内的所述栅极电极层的顶面。本专利技术还提供一种半导体结构，所述半导体结构包括：衬底；隔离沟槽，形成于所述衬底中，以在所述衬底中界定出多个有源区，所述隔离沟槽下部依次填充有第一介质层与第二介质层；多条字线沟槽，形成于所述有源区和所述隔离沟槽中，所述字线沟槽包括穿过所述有源区的栅极沟槽、穿过所述隔离沟槽的导电沟槽以及位于所述导电沟槽的底部两侧并与所述导电沟槽连通的微沟槽；栅极，形成于所述栅极沟槽中；导电层，形成于所述隔离沟槽上部，并填充进所述微沟槽。可选地，所述第一介质层对所述第二介质层的刻蚀选择比大于1。可选地，所述第一介质层的材质包括硼磷硅玻璃，所述第二介质层的材质包括氧化硅，可选地，所述第一介质层形成于所述隔离沟槽的侧壁和底部，所述第二介质层形成于所述第一介质层的上方。可选地，在所述隔离沟槽被所述字线沟槽穿过的位置，所述第一介质层顶面低于所述第二介质层顶面，所述第介质层的顶面低于所述衬底的顶面，在所述隔离沟槽未被所述字线沟槽穿过的位置，所述第二介质层的顶面与所述第一介质层的顶面齐平。可选地，所述第一介质层厚度为隔离沟槽宽度的10％-40％。可选地，所述微沟槽由所述衬底、所述第一介质层及所述第二介质层限定而成，所述微沟槽的深度为所述导电沟槽深度的3％-40％。。可选地，所述半导体结构更包括源极掺杂区和漏极掺杂区，所述源极掺杂区和漏极掺杂区位于所述栅极沟槽的两侧。可选地，所述栅极的顶面低于所述源极掺杂区和所述漏极掺杂区对应的衬底表面。可选地，所述栅极自下而上包括栅介质层、功函数层及栅极电极层，且所述栅介质层、所述功函数层及所述栅极电极层皆填充于进所述微沟槽中。可选地，所述功函数层和所述栅极电极层的刻蚀选择比大于1，所述功函数层的顶面低于所述栅极电极层的顶面。如上所述，本专利技术的半导体结构及其制作方法，具有以下有益效果：本专利技术在形成半导体结构过程中，在靠近有源区的隔离区中形成的微沟槽，在后续填充与栅极连接的导电层后也能形成一导电区域，进一步增加了导电沟道的宽度，有利于提高存取晶体管的驱动电流和导通电流。本专利技术在形成半导体结构的过程中，使用的第一介质层BPSG较第二介质层氧化层软，使得第一介质层BPSG对第二介质层二氧化硅的刻蚀选择比大于1，因此只需利用一道刻蚀工艺，自对准形成贴靠有源区硅衬底的微沟槽，降低了生产成本。本专利技术在形成半导体结构的过程中，在形成隔离沟槽氧化层后高温退火处理，不仅能提高介质材料的致密度，还可以增加第一介质层和第二介质层的机械强度。本专利技术在隔离沟槽填满介质后，去除表面的垫氧化层和垫氮化层减小后续注入难度。本专利技术通过调节刻蚀剂使得对功函数层和栅极电极层的刻蚀选择比大于1，使回刻后栅极电极层凸出于功函数层，有利于提高栅极电极层接触面积。附图说明图1显示为本专利技术的半导体结构本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：/n提供一衬底，在所述衬底上定义出多个有源区以及位于所述有源区外围的隔离区；/n在所述衬底中形成隔离沟槽，并在所述隔离沟槽中依次形成第一介质层与第二介质层，所述隔离沟槽的位置与所述隔离区的位置相对应；/n在所述有源区和所述隔离沟槽中形成多条字线沟槽，所述字线沟槽包括穿过所述有源区的栅极沟槽、穿过所述隔离沟槽的导电沟槽以及位于所述导电沟槽的底部两侧并与所述导电沟槽连通的微沟槽；/n在所述字线沟槽中依次形成栅介质层、功函数层及栅极电极层，且所述栅介质层、所述功函数层及所述栅极电极层皆填充进所述微沟槽中。/n

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上定义出多个有源区以及位于所述有源区外围的隔离区；
在所述衬底中形成隔离沟槽，并在所述隔离沟槽中依次形成第一介质层与第二介质层，所述隔离沟槽的位置与所述隔离区的位置相对应；
在所述有源区和所述隔离沟槽中形成多条字线沟槽，所述字线沟槽包括穿过所述有源区的栅极沟槽、穿过所述隔离沟槽的导电沟槽以及位于所述导电沟槽的底部两侧并与所述导电沟槽连通的微沟槽；
在所述字线沟槽中依次形成栅介质层、功函数层及栅极电极层，且所述栅介质层、所述功函数层及所述栅极电极层皆填充进所述微沟槽中。


2.根据权利要求1所述的半导体结构的制作方法，其特征在于，更包括以下步骤：
在形成所述第一介质层和所述第二介质层后，在所述衬底中形成阱区，所述阱区的深度大于所述微沟槽的深度；
在所述栅介质层、功函数层及栅极电极层填充所述字线沟槽后，在所述有源区内形成源极掺杂区及漏极掺杂区，所述源极掺杂区及所述漏极掺杂区分别位于所述栅极沟槽两侧；
回刻所述栅极沟槽中的栅极电极材料，使所述栅极电极层低于所述源极掺杂区和漏极掺杂区对应的所述衬底表面，且所述栅极电极层凸出于所述功函数层。


3.根据权利要1所述的半导体结构的制作方法，其特征在于，在所述隔离沟槽中依次形成所述第一介质层与所述第二介质层包括以下步骤：
在所述隔离沟槽结构的侧壁和底部形成所述第一介质层；
在所述第一介质层上形成所述第二介质层直至填满所述隔离沟槽，并进行退火处理；
利用平坦化工艺去除所述衬底顶表面上的介质层；


4.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一介质层的厚度为隔离沟槽宽度的10％-40％。


5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述第一介质层包括硼磷硅玻璃，所述第二介质层包括氧化硅。


6.根据权利要求5所述的半导体结构的制作方法，其特征在于：所述硼磷硅玻璃中B和P原子数目各占4％。


7.根据权利要求1所述的半导体结构的制作方法，其特征在...

【专利技术属性】
技术研发人员：巩金峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34