存储结构制造技术

一种存储结构，包括：半导体衬底，半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，第一凹槽中填充满绝缘层；位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；位于第二凹槽底部两侧的部分绝缘层中的第三凹槽，第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于第二凹槽和第三凹槽中栅极结构。本实用新型专利技术的存储结构减小了漏电流的大小。

storage structure

【技术实现步骤摘要】
存储结构
本技术涉及存储器领域，尤其涉及一种存储结构。
技术介绍
动态随机存取存储器(DynamicRandomAccessMemory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。但是现有的存储器中由电容器和晶体管组成的存储结构存在漏电流的问题，存储器的性能仍有待提升。
技术实现思路
本技术所要解决的技术问题是减小存储器中由电容器和晶体管组成的存储结构的漏电流。本技术提供了一种存储结构，包括：半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；；位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于所述第二凹槽和第三凹槽中栅极结构。可选的，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。可选的，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。可选的，所述第二凹槽的侧壁形成有保护侧墙。可选的，所述第一凹槽包括沿列方向排布的第一沟槽和沿行方向排布的第二沟槽，所述第一沟槽中填充满第一隔离层，所述第二沟槽中填充满第二隔离层；。可选的，所述第二沟槽底部还形成有第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸，所述在第三沟槽和第二沟槽中填充满第二隔离层；。可选的，所述第二沟槽的深度或者第二沟槽与第三沟槽的总深度大于第二凹槽和第三凹槽的总深度。可选的，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面。可选的，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的部分表面。可选的，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。可选的，还包括：与所述栅极连接的字线；位于所述绝缘层上的与源极连接的电容器；位于所述绝缘层上的与漏极连接的位线。与现有技术相比，本技术技术方案具有以下优点：本技术的存储结构，包括位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；位于所述第二凹槽和第三凹槽中栅极结构。使得栅极结构至少覆盖源极和漏极之间的有源区(沟道区)的至少三个侧面，使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。进一步，所述第三凹槽除了暴露出第二凹槽底部的有源区两侧侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁(第二隔离层对应的位置)表面，或者有源区的远离第二凹槽一侧侧壁的部分表面，这样的第三凹槽结构，当在第三凹槽和第二凹槽中形成栅极结构后，使得栅极结构环绕源极和漏极之间有源区(沟道区)的四周侧壁，使得栅极结构的面积更大，栅极结构对沟道区的控制能力更强，并且进一步限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而更有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。附图说明图1-28为本技术实施例存储结构形成过程的结构示意图。具体实施方式如
技术介绍
所言，现有的存储结构存在漏电流的问题，存储器的性能仍有待提升。研究发现，现有为了减小DRAM中存储电容的漏电流、增大晶体管的关断阻抗，通常采用沟槽型的晶体管结构，沟槽型的晶体管结构的具体结构包括半导体衬底；位于半导体衬底中的沟槽，位于沟槽中的栅极；位于沟槽两侧的半导体衬底中漏区和源区。沟槽型的晶体管的栅极与字线相连、漏区与位线相连、源区与电容器相连。当晶体管关断时，部分电子会从源区泄漏到半导体衬底中，使得DRAM的存储器的存储能力越差，因而如何减小存储结构漏电流成为亟待解决的问题。为此，本技术提供了一种存储结构及其形成方法，其中所述存储结构的形成方法，在刻蚀所述有源区，在每个有源区中形成沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极后，刻蚀去除第二凹槽底部两侧的部分绝缘层，在绝缘层中形成至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面的第三凹槽，所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；然后在所述第二凹槽和第三凹槽中形成栅极结构。通过形成前述所述的第三凹槽结构，在第三凹槽和第二凹槽中形成栅极结构时，使得栅极结构至少覆盖源极和漏极之间的有源区(沟道区)的至少三个侧面，使得栅极结构的面积增大，栅极结构对沟道区的控制能力增强，并且限缩了电容器的极板(电容器用于存储数据，电容器的一极板与源极电连接)与半导体衬底之间的漏电流的泄露路径，进而有效的降低了漏电流，此外还增加了字线(栅极结构包括字线)的面积，降低了字线的电阻值。为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。在详述本技术实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1-28为本技术实施例存储结构形成过程的结构示意图。参考图9-图12，图10为图9沿切割线EF方向获得的剖面结构示意图，图11为图9沿切割线GH方向获得的剖面结构示意图，图12为图9沿切割线LM方向获得的剖面结构示意图，提供半导体衬底201，所述半导体衬底201上形成有行列排布的若干分立的有源区212，相邻有源区212之间具有第一凹槽，所述第一凹槽中填充满绝缘层。所述若干分立的有源区212可本文档来自技高网...

【技术保护点】
1.一种存储结构，其特征在于，包括：/n半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；/n位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；/n位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；/n位于所述第二凹槽和第三凹槽中栅极结构。/n

【技术特征摘要】
1.一种存储结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽中填充满绝缘层；
位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极；
位于所述第二凹槽底部两侧的部分绝缘层中的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面，且所述第三凹槽与相应的第二凹槽连通，沿行方向上相邻的两个所述第三凹槽之间不连通；
位于所述第二凹槽和第三凹槽中栅极结构。


2.如权利要求1所述的存储结构，其特征在于，所述两个第二凹槽之间的有源区侧壁上以及绝缘层中形成有抗刻蚀介电层，所述抗刻蚀介电层的材料与绝缘层的材料不相同。


3.如权利要求2所述的存储结构，其特征在于，所述抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度，所述抗刻蚀介电层沿列方向上的宽度大于第三凹槽沿列方向上的宽度。


4.如权利要求1所述的存储结构，其特征在于，所述第二凹槽的侧壁形成有保护侧墙。


5.如权利要求1所述的存储结构，其特征在于，所述第一凹槽包括沿列方向排布的第一沟槽和沿行方向排布的第二沟槽，所...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34