【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种半导体结构及其布局方法、驱动电路和存储器
技术介绍
1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(double data rate，ddr)传输的存储器等器件。
2、其中，对于存储器而言，内存中预留了一定的存储空间，这些存储空间用来缓冲输入或输出的数据，这部分预留的空间就称为缓冲区(buffer)。然而，在两边的灵敏放大器(sense amplifer，sa)采用一套输出电路且共享控制逻辑时，这时候需要一个超大型的buffer。对于超大型的buffer，已有的版图存在一些缺陷，不能够同时兼顾电源、输出以及某些寄生效应，影响了信号稳定性。
技术实现思路
1、本公开实施例提供了一种半导体结构及其布局方法、驱动电路和存储器。
2、第一方面，本公开实施例提供了一种半导体结构，该半导体结构包括第一晶体管结构和第二晶体管结构，其中：
3、所述第一晶体管结构与所述第二晶体管结构并排放置；
4、所述第一晶体管结构的第一端与第一信号线连接，所述第一信号线为多指结构且分布于所述第一晶体管结构的上方；
5、所述第二晶体管结构的第二端与第二信号线连接，所述第二信号线为所述多指结构且分布于所述第二晶体管结构的上方；
6、所述第一晶体管结构的第二端与所述第二晶体管结构的第一端通过第三信号线连接，
7、在一些实施例中，所述第一晶体管结构的类型为pmos管，所述第一信号线为电源线；所述第二晶体管结构的类型为nmos管，所述第二信号线为接地线。
8、在一些实施例中，所述第一晶体管结构包括多个第一晶体管，所述第二晶体管结构包括多个第二晶体管，其中：所述多个第一晶体管沿第一方向并排放置，且每一个所述第一晶体管的第一端均与所述第一信号线连接；所述多个第二晶体管沿第一方向并排放置，且每一个所述第二晶体管的第二端均与所述第二信号线连接。
9、在一些实施例中，所述第一晶体管的数量大于所述第二晶体管的数量。
10、在一些实施例中，所述半导体结构至少包括第一金属层和第二金属层，且所述第二金属层位于所述第一金属层之上，其中：每一个所述第一晶体管的第一端、每一个所述第一晶体管的第二端、每一个所述第二晶体管的第一端和每一个所述第二晶体管的第二端均连接于所述第一金属层；所述第一信号线、所述第二信号线和所述第三信号线均布置于所述第二金属层。
11、在一些实施例中，所述半导体结构还包括第三金属层，且所述第三金属层位于所述第二金属层之上，其中：所述第一信号线、所述第二信号线以及所述第三信号线的延伸方向均垂直于所述第三金属层中信号线的延伸方向。
12、在一些实施例中，所述半导体结构还包括第一屏蔽环和第二屏蔽环，其中：所述第一屏蔽环至少部分环绕所述第一晶体管结构，且所述第一屏蔽环至少设置于所述第一晶体管结构和所述第二晶体管结构之间；所述第二屏蔽环至少部分环绕所述第二晶体管结构，且所述第二屏蔽环至少设置于所述第一晶体管结构和所述第二晶体管结构之间。
13、在一些实施例中，所述半导体结构还包括第一屏蔽区域，其中：记位于所述第一晶体管结构和所述第二晶体管结构之间的所述第一屏蔽环为第一中间屏蔽部；所述第一屏蔽区域位于所述第一晶体管结构和所述第一中间屏蔽部之间，且所述第一屏蔽区域通过多个第一接触孔与所述第一信号线连接。
14、在一些实施例中，所述半导体结构还包括第二屏蔽区域，其中：记位于所述第一晶体管结构和所述第二晶体管结构之间的所述第二屏蔽环为第二中间屏蔽部；所述第二屏蔽区域位于所述第二晶体管结构和所述第二中间屏蔽部之间，且所述第二屏蔽区域通过多个第二接触孔与所述第二信号线连接。
15、第二方面，本公开实施例提供了一种半导体结构的布局方法，该方法包括：
16、形成第一金属层和第二金属层；
17、在所述第一金属层中形成第一晶体管结构和第二晶体管结构，且所述第一晶体管结构与所述第二晶体管结构并排放置；
18、在所述第二金属层中形成第一信号线、第二信号线和第三信号线；
19、其中，所述第一晶体管结构的第一端与所述第一信号线连接，所述第一信号线为多指结构且分布于所述第一晶体管结构的上方；所述第二晶体管结构的第二端与所述第二信号线连接，所述第二信号线为所述多指结构且分布于所述第二晶体管结构的上方；以及所述第一晶体管结构的第二端与所述第二晶体管结构的第一端通过所述第三信号线进行连接，所述第三信号线为多指结构且分布于所述第一晶体管结构和所述第二晶体管结构的上方。
20、在一些实施例中，所述第一晶体管结构的类型为pmos管，所述第二晶体管结构的类型为nmos管。
21、在一些实施例中，所述方法还包括：
22、在所述第一晶体管结构中，沿第一方向并排形成多个第一晶体管；
23、在所述第二晶体管结构中，沿第一方向并排形成多个第二晶体管；
24、其中，每一个所述第一晶体管的第一端均与所述第一信号线连接，每一个所述第二晶体管的第二端均与所述第二信号线连接。
25、在一些实施例中，所述第一晶体管的数量大于所述第二晶体管的数量。
26、第三方面，本公开实施例提供了一种驱动电路，所述驱动电路是基于如第一方面中任一项所述的半导体结构制备形成的。
27、第四方面，本公开实施例提供了一种存储器，所述存储器包括灵敏放大电路和如第三方面所述的驱动电路，且所述驱动电路与所述灵敏放大电路连接。
28、本公开实施例提供了一种半导体结构及其布局方法、驱动电路和存储器，该半导体结构包括第一晶体管结构和第二晶体管结构，其中：第一晶体管结构与第二晶体管结构并排放置；第一晶体管结构的第一端与第一信号线连接，第一信号线为多指结构且分布于第一晶体管结构的上方；第二晶体管结构的第二端与第二信号线连接，第二信号线为多指结构且分布于第二晶体管结构的上方；第一晶体管结构的第二端与第二晶体管结构的第一端通过第三信号线连接，第三信号线为多指结构且分布于第一晶体管结构和第二晶体管结构的上方。这样，由于第一信号线、第二信号线和第三信号线均为多指结构，使得这些信号线能够连接第一晶体管结构和第二晶体管结构的上、中、下三部分，从而使得信号线与晶体管结构的连接更加充分；另外，这些信号线还能够兼顾电源与输出，而且排布更加均匀和美观，同时还提高了信号稳定性。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括第一晶体管结构和第二晶体管结构，其中：
2.根据权利要求1所述的半导体结构，其特征在于，
3.根据权利要求2所述的半导体结构，其特征在于，所述第一晶体管结构包括多个第一晶体管，所述第二晶体管结构包括多个第二晶体管，其中：
4.根据权利要求3所述的半导体结构，其特征在于，所述第一晶体管的数量大于所述第二晶体管的数量。
5.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构至少包括第一金属层和第二金属层，且所述第二金属层位于所述第一金属层之上，其中：
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括第三金属层，且所述第三金属层位于所述第二金属层之上，其中：
7.根据权利要求1至6任一项所述的半导体结构，其特征在于，所述半导体结构还包括第一屏蔽环和第二屏蔽环，其中：
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括第一屏蔽区域，其中：
9.根据权利要求7所述的半导体结构，其特征在于，所述半导体结
10.一种半导体结构的布局方法，其特征在于，所述方法包括：
11.根据权利要求10所述的方法，其特征在于，所述第一晶体管结构的类型为PMOS管，所述第二晶体管结构的类型为NMOS管。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
13.根据权利要求12所述的方法，其特征在于，所述第一晶体管的数量大于所述第二晶体管的数量。
14.一种驱动电路，其特征在于，所述驱动电路是基于如权利要求1至9中任一项所述的半导体结构制备形成的。
15.一种存储器，其特征在于，所述存储器包括灵敏放大电路和如权利要求14所述的驱动电路，且所述驱动电路与所述灵敏放大电路连接。
...【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括第一晶体管结构和第二晶体管结构，其中：
2.根据权利要求1所述的半导体结构，其特征在于，
3.根据权利要求2所述的半导体结构，其特征在于，所述第一晶体管结构包括多个第一晶体管，所述第二晶体管结构包括多个第二晶体管，其中：
4.根据权利要求3所述的半导体结构，其特征在于，所述第一晶体管的数量大于所述第二晶体管的数量。
5.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构至少包括第一金属层和第二金属层，且所述第二金属层位于所述第一金属层之上，其中：
6.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括第三金属层，且所述第三金属层位于所述第二金属层之上，其中：
7.根据权利要求1至6任一项所述的半导体结构，其特征在于，所述半导体结构还包括第一屏蔽环和第二屏蔽环，其中：
8...
【专利技术属性】
技术研发人员：李明浩，尚为兵，武贤君，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。