一种半导体结构及其制作方法技术

本发明专利技术提供一种半导体结构制作方法，应用于存储器的电容接触节点的制作技术领域，方法至少包括：在衬底上形成多个位线结构；在衬底上形成多个介质墙，介质墙的上表面高于位线结构的上表面，且介质墙延伸覆盖其与位线结构交叠的部分；在位线结构和介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；在分离的电容存储节点窗口中沉积导电材料层；回蚀刻导电材料层，在绝缘结构的两侧形成电容接触节点结构。以及提供一种半导体结构。应用本发明专利技术实施例，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。

【技术实现步骤摘要】
一种半导体结构及其制作方法
本专利技术涉及半导体存储器
，特别是涉及一种半导体结构及其制作方法。
技术介绍
动态随机存储器(DRAM)是应用非常广泛的半导体产品，其基本存储单元包括一存取晶体管和一电容。随着半导体特征尺寸的不断减小，电容接触节点的面积越来越小，制作难度越来越大。光刻工艺的对准偏差和蚀刻工艺难度的增加严重影响存储器电容接触节点的电学可靠性，导致电容接触电极断路或与相邻接触电极发生短路，降低存储器芯片良率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构及其制作方法，用于解决现有技术中存储器电容接触节点由于图形转移偏差导致的良率较差的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构制作方法，所述方法至少包括：在衬底上形成多个位线结构；在所述衬底上形成多个介质墙，所述介质墙的上表面高于所述位线结构的上表面，且所述介质墙延伸覆盖其与所述位线结构交叠的部分；在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；在所述分离的电容存储节点窗口中沉积导电材料层；回蚀刻所述导电材料层，在所述绝缘结构的两侧形成电容接触节点结构。本专利技术的一种实现方式中，所述在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构的步骤，包括：形成所述介质墙的绝缘侧壁；沉积牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙；刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽；在所述第一沟槽内沉积第一层间介质，并回刻蚀部分所述第一层间介质，以在所述电容存储节点窗口中形成由第一层间介质构成的工字型掩膜结构；利用所述第一层间介质作为掩膜，蚀刻所述电容存储节点窗口内的牺牲层以形成所述绝缘结构；其中，所述绝缘结构包括：所述第一沟槽内沉积的第一层间介质以及所述工字型掩膜结构下方至所述衬底上方的牺牲层。本专利技术的一种实现方式中，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽的步骤，包括：干法刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽。本专利技术的一种实现方式中，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成所述第一沟槽的步骤，包括：沉积所述牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙，在所述电容存储节点窗口中形成第二沟槽，其中，所述第二沟槽尺寸是相邻两根位线间距的20％～60％。；蚀刻所述第二沟槽的底部、所述位线结构顶部及所述介质墙顶部的所述牺牲层，在所述电容存储节点窗口中形成所述第一沟槽。本专利技术的一种实现方式中，所述在衬底上形成多个位线结构的步骤，包括：在所述衬底内形成有浅沟槽隔离结构，以隔离出若干间隔排布的有源区；所述有源区内形成有若干埋入式栅极结构，其中，所述埋入式栅极结构两侧形成有第一掺杂区和第二掺杂区；在所述第一掺杂区上方形成多个位线结构。本专利技术的一种实现方式中，所述在所述衬底上形成多个介质墙的步骤，包括：在所述衬底及所述位线结构上淀积第二层间介质，所述第二层间介质的上表面高于所述位线结构的高度；在所述第二层间介质上淀积掩膜材料层，并图形化所述掩膜材料层，利用所述掩膜材料层刻蚀所述第二层间介质；其中，所述介质墙与所述位线结构相交。本专利技术的一种实现方式中，所述回蚀刻所述导电材料层，在所述绝缘结构的两侧形成电容接触节点结构的步骤，包括：回蚀刻所述导电材料层，保留所述导电材料层的厚度为位线高度的30％-60％，以在所述绝缘结构的两侧形成电容接触节点结构，且所述电容接触节点结构与第二掺杂区形成电连接。本专利技术的一种实现方式中，所述第二层间介质为氧化硅，所述掩膜材料层为氮化硅。本专利技术的一种实现方式中，所述沉积牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙的步骤中，所述牺牲材料层的厚度为相邻两根位线间距的20％-40％。此外，为解决现有技术问题本专利技术还公开了一种半导体结构，包括：半导体衬底；浅沟槽隔离结构，位于所述半导体衬底内，以隔离出多个间隔排布的有源区；若干埋入式栅极结构，位于所述有源区内，所述埋入式栅极结构具有第一掺杂区和第二掺杂区；位线结构，位于所述第一掺杂区上方；电容接触节点结构，位于所述第二掺杂区上方；绝缘结构，位于所述浅沟槽隔离结构上方，用以隔离相邻所述电容接触节点结构。本专利技术的一种实现方式中，所述绝缘结构包括第一层间介质层和牺牲层，所述第一层间介质层剖面形状为T形，底部与所述浅沟槽隔离结构接触，上部延伸至覆盖所述位线结构，所述牺牲层填充所述T形的两侧，以完全隔离相邻的所述电容接触节点结构。本专利技术的一种实现方式中，所述电容接触节点结构的高度为所述位线结构高度的30％～60％。如上所述，在本专利技术的一种半导体结构及其制作方法，通过在在衬底上形成多个位线结构、多个介质墙，且介质墙的上表面高于位线结构的上表面、介质墙延伸覆盖其与位线结构交叠的部分，以形成交叠高于旁边的位线结构，在位线结构和介质墙所围成的电容存储节点窗口中制作绝缘结构，达到形成分离的电容存储节点窗口的目的；然后在分离的电容存储节点窗口中沉积导电材料层；回蚀刻所述导电材料层形成电容接触节点结构。通过绝缘结构可以直接避免相邻的电容接触节点之间的短路等导电材料层沉积的问题，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。另外，通过沉积牺牲层覆盖电容存储节点窗口、介质墙、以及相邻位线结构上，然后再刻蚀牺牲层以在电容存储节点窗口中形成第一沟槽，通过控制沉积的牺牲层的厚度可以控制第一沟槽的尺寸和工字型掩模的尺寸，进而精确控制电容接触节点结构的尺寸。又，通过干法蚀刻自对准的蚀刻形成了相互独立的存储接触节点第一沟槽，然后填充导电材料，避免了采用现有技术的NCS蚀刻步骤，因此，避免了在NCS蚀刻的问题，降低制程难度。又，相邻位线结构所形成的掩模结构构成“工”字型氮化硅、氧化硅的结构，有利于减少寄生电容的产生。附图说明图1显示为本专利技术的半导体结构制作方法的流程示意图。图2-1为本专利技术实施例的一种俯视示意图。图2-2为图2-1所示的A-A面切面图。图2-3为图2-1所示的B-B面切面图。图2-4为图2-1所示的C-C面切面图。图3-1为本专利技术实施例的一种俯视示意图。图3-2为图3-1所示的A-A面切面图。图3-3为图3-1所示的C-C面切面图。图4为本专利技术实施例的一种示意图。图5为本专利技术实施例的一种示意图。图6为本专利技术实施例的一种示意图。图7-1为本专利技术实施例的一种俯视示意图。图7-2为图7-1所示的A-A面切面图。图8-1为本文档来自技高网...

【技术保护点】
1.一种半导体结构制作方法，其特征在于，所述方法至少包括：/n在衬底上形成多个位线结构；/n在所述衬底上形成多个介质墙，其中，所述介质墙的上表面高于所述位线结构的上表面，且所述介质墙延伸覆盖其与所述位线结构交叠的部分；/n在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；/n在所述分离的电容存储节点窗口中沉积导电材料层；/n回蚀刻所述导电材料层，在所述绝缘结构的两侧形成电容接触节点结构。/n

【技术特征摘要】
1.一种半导体结构制作方法，其特征在于，所述方法至少包括：
在衬底上形成多个位线结构；
在所述衬底上形成多个介质墙，其中，所述介质墙的上表面高于所述位线结构的上表面，且所述介质墙延伸覆盖其与所述位线结构交叠的部分；
在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构，以形成分离的电容存储节点窗口；
在所述分离的电容存储节点窗口中沉积导电材料层；
回蚀刻所述导电材料层，在所述绝缘结构的两侧形成电容接触节点结构。


2.根据权利要求1所述的半导体结构制作方法，其特征在于，所述在所述位线结构和所述介质墙所围成的电容存储节点窗口中制作绝缘结构的步骤，包括：
形成所述介质墙的绝缘侧壁；
沉积牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙；
刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽；
在所述第一沟槽内沉积第一层间介质，并回刻蚀部分所述第一层间介质，以在所述电容存储节点窗口中形成由第一层间介质构成的工字型掩膜结构；
利用所述第一层间介质作为掩膜，蚀刻所述电容存储节点窗口内的牺牲层以形成所述绝缘结构；
其中，所述绝缘结构包括：所述第一沟槽内沉积的第一层间介质以及所述工字型掩膜结构下方至所述衬底上方的牺牲层。


3.根据权利要求2所述的半导体结构制作方法，其特征在于，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽的步骤，包括：
干法刻蚀所述牺牲层以在所述电容存储节点窗口中形成第一沟槽。


4.根据权利要求2所述的半导体结构制作方法，其特征在于，所述刻蚀所述牺牲层以在所述电容存储节点窗口中形成所述第一沟槽的步骤，包括：
沉积所述牺牲层覆盖所述电容存储节点窗口、所述位线结构及所述介质墙，在所述电容存储节点窗口中形成第二沟槽，其中，所述第二沟槽尺寸是相邻两根位线间距的20％～60％。；
蚀刻所述第二沟槽的底部、所述位线结构顶部及所述介质墙顶部的所述牺牲层，在所述电容存储节点窗口中形成所述第一沟槽。


5.根据权利要求1所述的半导体结构制作方法，其特征在于，所述在衬底上形成多个位线结构的步骤，包括：
在所述衬底内形成有浅沟槽隔离结构，以隔离出若干间隔排布的有源区；
所述有源区内形成有若干埋入式...

【专利技术属性】
技术研发人员：吴公一，陈龙阳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34