半导体结构及动态随机存储器制造技术

本实用新型专利技术提供一种半导体结构及动态随机存储器，所述制备方法包括如下步骤：在衬底上形成沟槽；在沟槽中形成栅极绝缘层，所述栅极绝缘层至少覆盖所述沟槽内侧壁，所述栅极绝缘层的内侧壁由上部内侧壁及下部内侧壁组成；在栅极绝缘层内形成导电层，所述导电层填满所述所述栅极绝缘层下部内侧壁对应的沟槽区域，所述栅极绝缘层及所述导电层形成所述埋入式栅极；在栅极绝缘层上形成绝缘补偿层，所述绝缘补偿层覆盖所述栅极绝缘层的上部内侧壁；在所述沟槽内形成介电层，所述介电层至少覆盖所述导电层的顶面及所述绝缘补偿层的内侧壁。本实用新型专利技术利用绝缘补偿层增加栅极绝缘层的厚度，从而避免栅极漏电流的产生，提高器件的稳定性。

【技术实现步骤摘要】
半导体结构及动态随机存储器
本技术涉及半导体制造领域，尤其涉及一种具有埋入式栅极的半导体结构及动态随机存储器。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，DRAM)是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，DRAM的关键尺寸也越来越小，难度也越来越大，并且易失性存储器被广泛应用于个人电脑及消费性电子产品中，市场需求比较大。随着DRAM制程技术来到20nm左右，埋入式字线(Buriedwordline)能增加半导体制程的工艺集成度，在缩小元件尺寸方面优势显得格外明显。但是，受埋入式字线制程的限制，所述动态随机存储器可能会存在栅极漏电流，降低器件的稳定性。
技术实现思路
本技术所要解决的技术问题是，提供一种埋具有埋入式栅极的半导体结构及动态随机存储器，其能够避免栅极漏电流产生，提高器件的稳定性。为了解决上述问题，本技术提供了一种具有埋入式栅极的半导体结构，其包括：衬底，所述衬底具有沟槽；埋入式栅极，包括栅极绝缘层及导电层，所述栅极绝缘层至少覆盖所述沟槽的内侧壁，所述栅极绝缘层的内侧壁由上部内侧壁及下部内侧壁组成，所述导电层填满所述栅极绝缘层下部内侧壁对应的沟槽区域；绝缘补偿层，覆盖所述栅极绝缘层的上部内侧壁；介电层，至少覆盖所述导电层的顶面及所述绝缘补偿层的内侧壁。进一步，所述导电层包括第一子导电层及第二子导电层，所述第一子导电层覆盖所述栅极绝缘层的下部内侧壁，所述第二子导电层填满所述栅极绝缘层的下部内侧壁对应的沟槽区域。进一步，所述第一子导电层的顶面与所述第二子导电层的顶面平齐。进一步，所述栅极绝缘层还覆盖所述衬底的上表面。进一步，所述介电层还覆盖所述栅极绝缘层的上表面。进一步，所述衬底内设置有浅沟槽隔离结构，所述浅沟槽隔离结构定义出多个有源区，所述导电层沿第一方向延伸，并穿过所述有源区。本技术还提供一种动态随机存储器，其包括如上所述的半导体结构。本技术的优点在于，在栅极绝缘层被减薄的区域形成绝缘补偿层，增加该处绝缘层的厚度，从而避免栅极漏电流的产生，提高器件的稳定性。附图说明图1是本技术具有埋入式栅极的半导体结构的制备方法的一具体实施方式的步骤示意图；图2A～图2I是图1所示制备方法的工艺流程图；图3A～图3I在衬底上形成沟槽的方法的工艺流程图；图4是本技术半导体结构的一具体实施方式的剖面图。具体实施方式下面结合附图对本技术提供的半导体结构及动态随机存储器的具体实施方式做详细说明。图1是本技术具有埋入式栅极的半导体结构的制备方法的一具体实施方式的步骤示意图。请参阅图1，所述制备方法包括如下步骤：步骤S10，在衬底上形成沟槽；步骤S11，在沟槽中形成栅极绝缘层，所述栅极绝缘层至少覆盖所述沟槽内侧壁，所述栅极绝缘层的内侧壁由上部内侧壁及下部内侧壁组成；步骤S12，在栅极绝缘层内形成导电层，所述导电层填满所述所述栅极绝缘层下部内侧壁对应的沟槽区域，所述栅极绝缘层及所述导电层形成所述埋入式栅极；步骤S13，在栅极绝缘层上形成绝缘补偿层，所述绝缘补偿层覆盖所述栅极绝缘层的上部内侧壁；步骤S14，在所述沟槽内填充介电层，所述介电层至少覆盖所述导电层的顶面及所述绝缘补偿层的内侧壁。图2A～图2I是图1所示制备方法的工艺流程图。请参阅步骤S10、图2A及图2B，其中，图2B为沿图2A中A-A线的剖面图；在衬底200上形成沟槽210。所述衬底200包括但不限于硅晶体或锗晶体、绝缘缘体上硅(SiliconOnInsulator，SOI)结构或硅上外延层结构、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟)、合金半导体(例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合)。在本具体实施方式中，在步骤S10之前，所述制备方法还包括在所述衬底200上形成浅沟槽隔离结构220的步骤。所述浅沟槽隔离结构220定义出多个有源区230，所述有源区230矩阵分布。所述浅沟槽隔离结构220的形成方法例如是浅沟槽隔离结构(STI)法，具体地说，在衬底200上利用光刻及刻蚀的方式形成凹槽，在所述凹槽中填充绝缘材料而形成所述浅沟槽隔离结构220。所述浅沟槽隔离结构220包括但不限于二氧化硅。在本具体实施方式中，所述浅沟槽隔离结构220的表面与所述衬底200的表面平齐，在本技术其他具体实施方式中，所述浅沟槽隔离结构220的表面突出于所述衬底200的表面。在该步骤S10中，可在衬底200上形成掩膜，利用光刻及刻蚀工艺在衬底200上形成沟槽210。下面列举一在所述衬底200上形成沟槽210的具体实施方式。请参阅图3A，在所述衬底200上沉积掩膜层300、抗反射层310及光刻胶层320。所述掩膜层300、所述抗反射层310及所述光刻胶层320同时也覆盖所述浅沟槽隔离结构220。进一步，为了控制所述衬底200与所述掩膜层300的刻蚀选择比，所述掩膜层300可包括多层结构，在本具体实施方式中，所述掩膜层300包括第一掩膜层301、第二掩膜层302、第三掩膜层303及第四掩膜层304。优选地，所述第一掩膜层301为氮化硅掩膜层，所述第二掩膜层302为无定型碳掩膜层，所述第三掩膜层303为氮氧化硅掩膜层，所述第四掩膜层304为无定型碳掩膜层。请参阅图3B，图形化所述光刻胶层320，形成具有图案的光刻胶图案层330，所述抗反射层310部分区域被暴露。在该步骤中，可通过曝光显影工艺形成光刻胶图案层330。所述光刻胶图案层330沿第一方向(如图2A所示的Y方向)延伸，并遮挡部分有源区230及部分浅沟槽隔离结构220。请参阅图3C，形成一掩膜层340，所述掩膜层340覆盖所述光刻胶图案层330及所述抗反射层310。所述掩膜层340包括但不限于氧化物层，例如二氧化硅层。请参阅图3D，刻蚀所述掩膜层340，保留位于所述光刻胶图案层330两侧的掩膜层，形成间隙壁341，所述间隙壁341并行设置，并沿所述第一方向(如图2A所示的Y方向)延伸，并覆盖部分所述有源区230及部分浅沟槽隔离结构220。在该步骤中，可采用干法刻蚀工艺刻蚀所述掩膜层340，以保证形成图形的精度。请参阅图3E，去除所述光刻胶图案层330，形成独立的间隙壁341。在该步骤中，可通过干法刻蚀或者湿法刻蚀的方法去除所述光刻胶图案层330。请参阅图3F，以所述间隙壁341为掩膜进行图形转移，去除所述抗反射层310，并图形化所述第四掩膜层304，形成具有图案的第四掩膜层304。请参阅图3G，在具有图案的第四掩膜层304表面及第三掩膜层303表面覆盖一掩膜层350，所述掩膜层350包括但不限于氧化物，例如，二氧化硅。请参阅图3H，去除部分所述掩膜层350至暴露出所述第四掩膜层304，并去除所述第四本文档来自技高网...

【技术保护点】
1.一种具有埋入式栅极的半导体结构，其特征在于，包括：/n衬底，所述衬底具有沟槽；/n埋入式栅极，包括栅极绝缘层及导电层，所述栅极绝缘层至少覆盖所述沟槽的内侧壁，所述栅极绝缘层的内侧壁由上部内侧壁及下部内侧壁组成，所述导电层填满所述栅极绝缘层下部内侧壁对应的沟槽区域；/n绝缘补偿层，覆盖所述栅极绝缘层的上部内侧壁；/n介电层，至少覆盖所述导电层的顶面及所述绝缘补偿层的内侧壁。/n

【技术特征摘要】
1.一种具有埋入式栅极的半导体结构，其特征在于，包括：
衬底，所述衬底具有沟槽；
埋入式栅极，包括栅极绝缘层及导电层，所述栅极绝缘层至少覆盖所述沟槽的内侧壁，所述栅极绝缘层的内侧壁由上部内侧壁及下部内侧壁组成，所述导电层填满所述栅极绝缘层下部内侧壁对应的沟槽区域；
绝缘补偿层，覆盖所述栅极绝缘层的上部内侧壁；
介电层，至少覆盖所述导电层的顶面及所述绝缘补偿层的内侧壁。


2.根据权利要求1所述的半导体结构，其特征在于，所述导电层包括第一子导电层及第二子导电层，所述第一子导电层覆盖所述栅极绝缘层的下部内侧壁，所述第二子导电层填满所述栅极绝缘层的下部内侧壁对应的沟槽区域。
...

【专利技术属性】
技术研发人员：冯大伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34