晶片封装结构的形成方法技术

本发明专利技术实施例提供一种晶片封装结构的形成方法，包括形成导电柱于重分布结构之上；接合晶片至重分布结构；形成模封层于重分布结构之上，其中模封层包围导电柱及晶片，且导电柱穿过模封层；形成盖层于模封层及导电柱之上，其中盖层具有露出导电柱的通孔，且盖层包括纤维；以及形成导电导孔结构于通孔之中，其中导电导孔结构连接至导电柱。

Forming method of chip package structure

【技术实现步骤摘要】
晶片封装结构的形成方法
本专利技术实施例涉及一种半导体装置的形成方法，尤其涉及一种包括晶片封装结构的形成方法。
技术介绍
半导体元件用于各电子应用，例如个人电脑、移动电话、数码相机、及其他电子设备。一般以在半导体基板上依序沉积绝缘层或介电层、导电层、及半导体层，并使用光刻工艺及蚀刻工艺图案化各材料层以在其上形成电路组件和零件来制造半导体元件。许多集成电路一般于半导体晶圆上制造。半导体晶圆可分割为晶粒。可封装晶粒，且已经开发了封装的各种技术。
技术实现思路
本专利技术实施例包括一种晶片封装结构的形成方法，包括形成导电柱于重分布结构之上；接合晶片至重分布结构；形成模封层于重分布结构之上，其中模封层包围导电柱及晶片，且导电柱穿过模封层；形成盖层于模封层及导电柱之上，其中盖层具有露出导电柱的通孔，且盖层包括纤维；以及形成导电导孔结构于通孔之中，其中导电导孔结构连接至导电柱。附图说明以下将配合所附图式详述本专利技术实施例。应注意的是，各种特征部件并未按照比例绘制且仅用以说明例示。事实上，元件的尺寸可能经放大或缩小，以清楚地表现出本专利技术实施例的技术特征。图1A-1G为根据一些实施例绘示出形成晶片封装结构的工艺的各阶段剖面图。图2为根据一些实施例绘示出晶片封装结构的剖面图。图3A-3H为根据一些实施例绘示出形成晶片封装结构的工艺的各阶段剖面图。图4为根据一些实施例绘示出晶片封装结构的剖面图。图5A-5H为根据一些实施例绘示出形成晶片封装结构的工艺的各阶段剖面图。图6为根据一些实施例绘示出晶片封装结构的剖面图。附图标记说明：110～基板111～核心层111a、111b～表面112a、112b～导电垫层113～导电导孔结构114a、114b、114c、114d～绝缘层115～布线层116～布线层116a、116b～导电垫层117～布线层118～布线层118a～导电垫层119a、119b～表面119c～侧壁120～导电凸块130A、130B、130C、130D、130E、130F～晶片131～半导体基板131a～前表面131b～后表面132～介电层133～导电垫层134～内连层135～导电结构135a～顶表面136～顶表面140～导电层150～底胶层160～载体基板170～重分布结构171～绝缘层171a～通孔172～导电垫层173～绝缘层173a～通孔174～布线层175～绝缘层175a～通孔176～布线层177～绝缘层177a～通孔178a、178b～导电垫层180～导电层190～底胶层200、200A～晶片封装结构210～柱状结构220～被动元件230～导电层240～模封层242～顶表面250～载体基板260～导电凸块272、274～附着层310～载体基板320～重分布结构321～绝缘层321a～通孔322～导电垫层323～绝缘层323a～通孔324～布线层325～绝缘层325a～通孔326～布线层327～绝缘层327a～通孔328a、328b～导电垫层330～导电柱332～顶表面340～导电层350～底胶层360～模封层362～顶表面370～盖层372～通孔380～掩模层382～开口392～导电导孔结构394～导电线396～导电垫层400、400A～晶片封装结构410～阻焊层412～开口420～载体基板430～导电凸块440～封装结构450～导电凸块460～底胶层510～载体基板520～阻焊层522～开口530～晶种层540～掩模层542～开口550～布线层552～垫部分554～线部分560～基板层562～通孔564～凹槽564a～底表面566～顶表面570～导电柱572～顶表面580～附着层590～模封层592～顶表面600、600A～晶片封装结构610～重分布结构611～绝缘层611a～通孔612～布线层613～绝缘层613a～通孔614～布线层615～绝缘层615a～通孔616～导电垫层620～导电凸块630～封装结构640～导电凸块650～底胶层S1、S2～侧壁T1、T2～厚度L～导电线P～导电垫层具体实施方式以下的公开的内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本专利技术实施例叙述了一第一特征部件形成于一第二特征部件的上或上方，即表示其可能包含上述第一特征部件与上述第二特征部件是直接接触的实施例，亦可能包含了有附加特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与第二特征部件可能未直接接触的实施例。此外，其中可能用到与空间相对用词，例如“在……下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相对用词是为了便于描述图示中一(多)个元件或特征部件与另一(多)个元件或特征部件之间的关系，这些空间相对用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。亦可包括其他部件及工艺。例如，可包括测试结构以助于三维封装或三维集成电路元件的验证测试。测试结构可包括例如允许三维封装或三维集成电路元件测试的重分布结构中或基板上所形成的测试垫层、使用探针及/或探针卡、及其相似物。除了在最终结构上，验证测试亦可在中继结构上进行。此外，此处所示的结构及方法可与测试方法结合，其包括已知良好晶粒的中间验证，以增加良率及降低成本。图1A-1G为根据一些实施例绘示出形成晶片封装结构的工艺的各阶段剖面图。根据一些实施例，如图1A所示，提供基板110。根据一些实施例，基板110包括核心层111、导电垫层112a及112b、导电导孔结构113、绝缘层114a、114b、114c、及114d、以及布线层本文档来自技高网...

【技术保护点】
1.一种晶片封装结构的形成方法，其特征在于，包括：/n形成一导电柱于一重分布结构之上；/n接合一晶片至该重分布结构；/n形成一模封层于该重分布结构之上，其中该模封层包围该导电柱及该晶片，且该导电柱穿过该模封层；/n形成一盖层于该模封层及该导电柱之上，其中该盖层具有露出该导电柱的一通孔，且该盖层包括纤维；以及/n形成一导电导孔结构于该通孔之中，其中该导电导孔结构连接至该导电柱。/n

【技术特征摘要】
20180920 US 62/733,936;20181105 US 16/180,5111.一种晶片封装结构的形成方法，其特征在于，包括：
形成一导电柱于一重分布结构之上；
接合一晶片...

【专利技术属性】
技术研发人员：郑心圃，翁得期，林柏尧，游明志，蔡柏豪，庄博尧，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71