一种半导体的制造方法技术

本发明专利技术提供一种半导体的制造方法，在形成图案化的顶层连线层之后，先进行一次介质材料的填充，以形成覆盖该顶层连线层的第一介质层，该第一介质层中形成有气泡，进而，对该第一介质层进行平坦化，平坦化之后可以将其中的气泡暴露出来，这样，通过再次进行介质材料的填充，可以减小甚至消除该气泡，提高介质层的填充质量，再次平坦化之后，可以保证晶圆表面平整度，进而，提高晶圆的键合工艺的良率，该方法中无需通过增大介质材料的厚度避免气泡的出现而影响晶圆平整度，提高后续工艺的稳定性，并降低制造成本。

A semiconductor manufacturing method

【技术实现步骤摘要】
一种半导体的制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种半导体的制造方法的方法。
技术介绍
随着半导体技术的不断发展，晶圆级封装技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起。在混合键合技术中，晶圆上形成顶层连线层之后，在介质层中形成键合垫，利用键合垫和介质层与另一晶圆键合在一起，而晶圆表面的平整度对键合工艺极其关键。在顶层连线层为铝的应用中，通过平坦化工艺实现键合前晶圆表面的平整度，而介质层在铝的顶层连线层之后填充形成，铝连线之间容易形成气泡，平坦化工艺需要避免气泡的暴露，以免影响器件性能，这就需要介质层足够厚，造成工艺时间增加，工艺波动性增大。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体的制造方法的方法，提高晶圆表面的平整度，有利于晶圆的键合。为实现上述目的，本专利技术有如下技术方案：一种半导体的制造方法，包括：提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层上形成有图案化的顶层连线层；进行介质材料第一填充，以形成覆盖所述顶层连线层的第一介质层，所述第一介质层中形成有气泡；进行所述第一介质层的平坦化，以暴露出所述气泡；进行介质材料的第二填充，以形成覆盖所述顶层连线层及第一介质层的第二介质层；进行所述第二介质层的平坦化；在所述顶层连线层之上的第二介质层中形成键合垫。可选的，所述顶层连线层上设置有刻蚀停止层，所述第一介质层与所述刻蚀停止层具有不同的材料；则<br>所述进行所述第一介质层的平坦化，包括：以所述刻蚀停止层为平坦化停止层，采用化学机械研磨进行所述第一介质层的平坦化。可选的，所述刻蚀停止层的下表面上还形成有氧化物层。可选的，所述第一介质层为氧化物，所述刻蚀停止层为氮化物。可选的，所述氮化物包括氮化硅、氮化钛、氮化钽或他们的组合。可选的，所述第二介质层的材料为氧化物、DNC或他们的组合。可选的，所述顶层连线层为铝。可选的，在所述顶层连线层之上的第二介质层中形成键合垫，包括：在所述顶层连线层上形成贯穿至刻蚀停止层的连接孔；在所述连接孔上形成过孔，并将所述连接孔贯穿至所述顶层连线层，以形成键合孔；填充所述键合孔，以形成键合垫。可选的，第二填充时介质材料的厚度大于第二介质层平坦化后所述顶层连线层之上第二介质层的厚度与第二介质层平坦化时的去除量之和，所述去除量至少为暴露的气泡的高度的两倍。本专利技术实施例提供的半导体的制造方法，在形成图案化的顶层连线层之后，先进行一次介质材料的填充，以形成覆盖该顶层连线层的第一介质层，该第一介质层中形成有气泡，进而，对该第一介质层进行平坦化，平坦化之后可以将其中的气泡暴露出来，这样，通过再次进行介质材料的填充，可以减小甚至消除该气泡，提高介质层的填充质量，再次平坦化之后，可以保证圆晶表面平整度，进而，提高晶圆的键合工艺的良率，该方法中无需通过增大介质材料的厚度避免气泡的出现而影响晶圆平整度，提高后续工艺的稳定性，并降低制造成本。进一步地，在采用化学机械研磨进行第一介质层的平坦化时，平坦化停止在刻蚀停止层上，由于刻蚀停止层与第一介质层具有不同的材料，会对第一介质层有过研磨而形成凹陷，这有助于将其中的气泡更大程度的暴露出来，使得气泡更为扁平，这样，再次进行介质材料填充时，更有利于控制顶层连线层上方介质材料的厚度，沉积时只需额外增加较少的平坦化去除量，即可以保证晶圆表面平整度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本专利技术实施例半导体的制造方法的流程示意图；图2-12示出了根据本专利技术实施例的半导体的制造方法形成半导体器件过程中的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，在混合键合技术中，利用键合垫和介质层将晶圆键合在一起，晶圆表面的平整度对键合工艺极其关键。在顶层连线层为铝的应用中，通过平坦化工艺实现键合前晶圆表面的平整度，而介质层在铝的顶层连线层之后填充形成，铝连线之间容易形成气泡，气泡是由填充时填隙(gapfill)而产生，气泡的产生会影响器件的性能，而顶层连线层间的介质层若存在填充气泡，在后续平坦化时气泡暴露，会导致凹陷的产生，影响圆晶表面平整度，进而导致键合的失效，平坦化工艺需要避免气泡的暴露，以免影响器件性能。而为了避免气泡在平坦化后暴露，通常需要沉积足够厚的介质层，这会增加沉积的工艺时间，同时，还会导致后续刻蚀工艺的难度增加，工艺的波动性大。为此，本专利技术提出了一种半导体的制造方法，在衬底上形成有介质材料的覆盖层，覆盖层上形成有图案化的顶层连线层，在形成图案化的顶层连线层之后，先进行一次介质材料的填充，以形成覆盖该顶层连线层的第一介质层，该第一介质层中形成有气泡，进而，对该第一介质层进行平坦化，平坦化之后可以将其中的气泡暴露出来，这样，通过再次进行介质材料的填充，可以减小甚至消除该气泡，提高介质层的填充质量，再次平坦化之后，可以保证晶圆表面平整度，进而，提高晶圆的键合工艺的良率，该方法中无需通过增大介质材料的厚度避免气泡的出现而影响晶圆平整度，提高后续工艺的稳定性，并降低制造成本。进一步地，在采用化学机械研磨进行第一介质层的平坦化时，平坦化停止在刻蚀停止层上，由于刻蚀停止层且与第一介质层具有不同的材料，会对第一介质层有过研磨而形成凹陷，这有助于将其中的气泡更大程度的暴露出来，使得气泡更为扁平，这样，再次进行介质材料填充时，更有利于控制顶层连线层上方介质材料的厚度，沉积时只需额外增加较少的平坦化去除量，即可以保证晶圆表面平整度。为了更好的理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-12，对具体的实施例进行详细的描述。参考图1所示，在步骤S01中，提供衬底100，所述衬底100上形成有介质材料的覆盖层102，所述覆盖层102上形成有图案化的顶层连线层103，参考图2所示。在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅本文档来自技高网...

【技术保护点】
1.一种半导体的制造方法，其特征在于，包括：/n提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层上形成有图案化的顶层连线层；/n进行介质材料第一填充，以形成覆盖所述顶层连线层的第一介质层，所述第一介质层中形成有气泡；/n进行所述第一介质层的平坦化，以暴露出所述气泡；/n进行介质材料的第二填充，以形成覆盖所述顶层连线层及第一介质层的第二介质层；/n进行所述第二介质层的平坦化；/n在所述顶层连线层之上的第二介质层中形成键合垫。/n

【技术特征摘要】
1.一种半导体的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层上形成有图案化的顶层连线层；
进行介质材料第一填充，以形成覆盖所述顶层连线层的第一介质层，所述第一介质层中形成有气泡；
进行所述第一介质层的平坦化，以暴露出所述气泡；
进行介质材料的第二填充，以形成覆盖所述顶层连线层及第一介质层的第二介质层；
进行所述第二介质层的平坦化；
在所述顶层连线层之上的第二介质层中形成键合垫。


2.根据权利要求1所述的方法，其特征在于，所述顶层连线层上设置有刻蚀停止层，所述第一介质层与所述刻蚀停止层具有不同的材料；则，
所述进行所述第一介质层的平坦化，包括：
以所述刻蚀停止层为平坦化停止层，采用化学机械研磨进行所述第一介质层的平坦化。


3.根据权利要求2所述的方法，其特征在于，所述刻蚀停止层的下表面上还形成有氧化物层。


4.根据权利要求2所述的方...

【专利技术属性】
技术研发人员：叶国梁，胡杏，刘天建，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42