【技术实现步骤摘要】
半导体器件制造方法和半导体器件相关申请的交叉引用该申请要求2018年9月19日提交的日本申请JP2018-175212的优先权,其全部内容通过引用并入本文。
本公开涉及一种半导体器件制造方法和一种半导体器件。
技术介绍
日本未审查专利公开2005-150578公开了一种涉及半导体器件的技术和一种半导体器件的制造方法。根据日本未审查专利公开2005-150578中公开的制造方法,使用导电膜(从下到上依次包括Ti膜和Pd膜)作为金凸点(Aubump)的基膜进行再分布(UBM:凸点底部金属)。通过溅射沉积Ti膜和Pd膜。当再分布的电阻引起问题时,在Pd膜上形成Au膜,以形成具有从下到上依次堆叠的Ti、Pd、Au的再分布结构。日本未审查专利公开2007-251158公开了一种涉及凸点形成方法的技术。根据日本未审查专利公开2007-251158中公开的凸点形成方法,在其上形成有导电垫的基板上形成扩散阻挡膜图案,然后形成种膜。接下来,在种膜上形成导电凸点,并且用导电凸点作为蚀刻掩模来图案化种膜。通过干法蚀刻在扩散阻挡膜上形成扩散阻挡膜图案,并且通过湿法蚀刻在种膜上形成种膜图案。日本未审查专利公开2017-130527公开了一种涉及半导体器件的技术。在日本未审查专利公开2017-130527中公开的半导体器件中,在半导体基板的上端面侧上形成的源电极被两种类型的钝化膜(硬钝化膜和钝化膜)覆盖。覆盖源电极的钝化膜各自具有开口,并且用作阻挡膜的UBM被形成为比该开口更宽。为了将半导体器件以倒装芯片 ...
【技术保护点】
1.一种半导体器件制造方法,包括:/n在其上设置有金属配线的半导体上形成有机绝缘层,所述有机绝缘层具有开口,以露出所述金属配线的一部分;/n形成种金属层,所述种金属层覆盖所述金属配线从所述开口露出的所述一部分、所述有机绝缘层的所述开口的内侧面和所述有机绝缘层的所述开口的周缘部;/n形成掩模,所述掩模覆盖所述种金属层的边缘,并且露出所述种金属在所述开口中所形成的一部分;并且/n通过无电镀在从所述掩模露出的所述种金属上形成阻挡金属层,/n其中,所述掩模包括有机材料或无机介电材料。/n
【技术特征摘要】
20180919 JP 2018-1752121.一种半导体器件制造方法,包括:
在其上设置有金属配线的半导体上形成有机绝缘层,所述有机绝缘层具有开口,以露出所述金属配线的一部分;
形成种金属层,所述种金属层覆盖所述金属配线从所述开口露出的所述一部分、所述有机绝缘层的所述开口的内侧面和所述有机绝缘层的所述开口的周缘部;
形成掩模,所述掩模覆盖所述种金属层的边缘,并且露出所述种金属在所述开口中所形成的一部分;并且
通过无电镀在从所述掩模露出的所述种金属上形成阻挡金属层,
其中,所述掩模包括有机材料或无机介电材料。
2.根据权利要求1所述的半导体器件制造方法,还包括:
在形成所述阻挡金属层之后,在所述阻挡金属层上形成焊球。
3.根据权利要求2所述的半导体器件制造方法,其中,
所述焊球通过在250℃下被回流焊接来形成,并且
所述焊球的直径为160μm。
4.根据权利要求1-3中任一项所述的半导体器件制造方法,还包括:
在形成所述阻挡金属层之后,不间断地在所述阻挡金属层上形成金(Au)层,
其中,所述Au层的厚度为10nm。
5.根据权利要求1-4中任一项所述的半导体器件制造方法,还包括:
在形成所述掩模之后,移除所述掩模,
其中,所述掩模包括负性抗蚀剂。
6.根据权利要求1-5中任一项所述的半导体器件制造方法,
其中,所述掩模包括绝缘硅化合物。
7.根据权利要求1-6中任一项所述的半导体器件制造方法,
其中,所述阻挡金属层是镍(Ni)层,并且所述Ni层的厚度为3μm至6μm。
8.根据权利要求1-7中任一项所述的半导体器件制造方法,其中,
所述种金属层包括钛(Ti)层和所述钛层上的钯(Pd)层,并且
所述钛层的厚度为50nm,并且所述钯层的厚度为100nm。
9.根据权利要求1-8中任一项所述的半导体器件制造方法,
其中,在所述种金属层的所述边缘和所述掩模的内侧边缘之间的距离为4μm至8μm。
10.一种半导体器件制造方法,包括:
在其上设置金属配线的半导体上形成有机绝缘层,所述有机绝缘层具有第一开口,以露出所述金属配线的一部分;
形成种金属层,所述种金属层覆盖所述金属配线从所述第一开口露出的所述一部分以及所述有机绝缘层的所述第一开口的内侧面和周缘部;
形成掩模,所述掩模覆盖所述种金属层的边缘和所述有机绝缘层...
【专利技术属性】
技术研发人员:松田庆太,
申请(专利权)人:住友电工光电子器件创新株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。