电子器件制造技术

本公开提供能抑制基板与布线之间的漏电流的电子器件。电子器件具有：基板；第一氮化硅膜，设于所述基板之上；氧化硅膜，设于所述第一氮化硅膜之上；电容器，设于所述氧化硅膜之上；以及布线，电连接于所述电容器，所述布线与所述第一氮化硅膜分离，在俯视观察时，所述氧化硅膜的外缘位于所述第一氮化硅膜的外缘的内侧。侧。侧。

【技术实现步骤摘要】
电子器件


[0001]本公开涉及电子器件。

技术介绍

[0002]提出了具备MIM(Metal－Insulator－Metal：金属－绝缘体－金属)结构的电容器(MIM电容器)的制造方法(专利文献1和2)。此外，已知具备电容器的集成无源器件(integrated passive device：IPD)。在IPD中，在基板之上形成绝缘膜，在绝缘膜之上形成连接于电容器的布线。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2019－207945号公报
[0006]专利文献2：日本特开2014－56887号公报
[0007]在现有的IPD中，有时在基板与布线之间流过漏电流。

技术实现思路

[0008]本公开的目的在于提供一种能抑制基板与布线之间的漏电流的电子器件。
[0009]本公开的电子器件具有：基板；第一氮化硅膜，设于所述基板之上；氧化硅膜，设于所述第一氮化硅膜之上；电容器，设于所述氧化硅膜之上；以及布线，电连接于所述电容器，所述布线与所述第一氮化硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子器件，具有：基板；第一氮化硅膜，设于所述基板之上；氧化硅膜，设于所述第一氮化硅膜之上；电容器，设于所述氧化硅膜之上；以及布线，电连接于所述电容器，所述布线与所述第一氮化硅膜分离，在俯视观察时，所述氧化硅膜的外缘位于所述第一氮化硅膜的外缘的内侧。2.根据权利要求1所述的电子器件，其中，所述电容器具有：第一电极，设于所述氧化硅膜之上；电介质膜，设于所述第一电极之上；以及第二电极，设于所述电介质膜之上，所述电介质膜还设于所述氧化硅膜与所述布线之间。3.根据权利要求2所述的电子器件，具有：第二氮化硅膜，覆盖所述电容器，所述第二氮化硅膜在所述氧化硅膜的外缘的外侧与所述第一氮化硅膜直接相接。4.根据权利要求2或3所述的电子器件，其中，在俯视观察时，所述电介质膜的外缘与所述第一氮化硅膜的外缘之间的距离为0.5μm以上且5μm以下。5.根据权利要求1或2所述的电子器件，其中，在俯视观察时，所述氧化硅膜的外缘与所述第一氮化硅膜的外缘之间的距离为0.5μm以上且10μm以下。6.根据权...

【专利技术属性】
技术研发人员：佐佐木敦也，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：