【技术实现步骤摘要】
一种瞬态抑制二极管芯片
[0001]本技术涉及一种二极管芯片,尤其涉及一种瞬态抑制二极管芯片,本技术属于半导体器件
。
技术介绍
[0002]瞬态电压抑制二极管
(Transientvoltagesuppressiondiode)
也称为
TVS
二极管,是一种保护用的电子零件,可以保护电器设备不受导线引入的电压尖峰破坏
。
对于高频电路的保护,则需要低电容或者超低电容,以减少寄生电容对电路的干扰降低高频电路信号的衰减
。
在常规的工程领域,降低结电容的办法是减小
PN
结的面积或者采用串联小电阻的方式
。
当减小
PN
结面积的时候,会让二极管对浪涌电流的吸收能力下降;而当与小电容串联的方式时,除了增大电路板面积外,也显著增加了成本
。
[0003]在常规的器件设计方案中,工程人员为了提升
TVS
二极管的浪涌泄放能力,通常会在器件结构中引入三极管
。
如图3‑4共同所示,利用
NPN
型三极管和
PNP
型三极管在闩锁效益启动后,器件呈现出负阻特性,从而提高
TVS
二极管的浪涌泄放能力,但该结构不能实现低电容吸收能力
。
技术实现思路
[0004]为了解决上述技术所存在的不足之处,本技术提供了一种瞬态抑制二极管芯片
。
[0005]为了解决以上技术问题,本 ...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.
一种瞬态抑制二极管芯片,形成有新器件结构,其特征在于:所述新器件结构为在金属
‑
氧化物
‑
半导体场效应管的栅极和漏极之间并联有
PN
结组串,所述栅极位于
MOS
元胞区,所述漏极位于芯片外围连接区,
PN
结组串形成有
PN
结组串区;新器件结构包括
N
型重掺杂硅衬底以及形成于
N
型重掺杂硅衬底表面的
N
型轻掺杂外延层;位于
MOS
元胞区的所述
N
型轻掺杂外延层内左右间隔设置有两处
P
型重掺杂区,每处所述
P
型重掺杂区内均设置有
N
型重掺杂区;位于芯片外围连接区的所述
N
型轻掺杂外延层内设置有
N
型重掺杂区
。2.
根据权利要求1所述的瞬态抑制二极管芯片,其特征在于:所述
MOS
元胞区的
N
型轻掺杂外延层的表面上形成有栅极氧化层,所述栅极氧化层位于左右两处
N
型重掺杂区之间且跨接在两处
P
型重掺杂区相互靠近的单端上
。3.
根据权利要求2所述的瞬态抑制二极管芯片,其特征在于:所述栅极氧化层的表面形成有栅极多晶硅层,所述栅极多晶硅层为
N
型掺杂区
技术研发人员:柳菲,
申请(专利权)人:青岛鑫蓬电子有限公司,
类型:新型
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。