具有横向与垂直导通路径的双载子接面晶体管制造技术

本发明专利技术公开一种双载子接面晶体管结构，包括具有第一导电型态的半导体基底与掺杂层、具有第二导电型态的掺杂井型区、第一与第二重掺杂区、具有第一导电型态的第三、第四与第五重掺杂区，掺杂井型区形成于掺杂层中，第一至第五重掺杂区形成于掺杂井型区中。第五重掺杂区连接第一接点，第三、四重掺杂区连接第二接点。第六、第七重掺杂区具有第一导电型态并设置于掺杂层中，第六重掺杂区电性耦接第一重掺杂区，第七重掺杂区电性耦接第二重掺杂区。本发明专利技术公开的双载子接面晶体管，当操作在正向或负向涌浪操作模式时，皆可产生有横向与垂直的导通路径。通路径。通路径。

【技术实现步骤摘要】
具有横向与垂直导通路径的双载子接面晶体管


[0001]本专利技术是有关于一种双载子接面晶体管架构，特别是一种可兼具低电路复杂度与较少的电路布局面积的优势，并同时可产生有横向与垂直导通路径的一种双载子接面晶体管结构。

技术介绍

[0002]已知瞬时电压抑制器或称为TVS(Transient Voltage Suppressor)是一种设计可针对突然产生、或瞬时的过压(overvoltage)情况作出实时反应的电子元件。而为了实现此一保护的目的，其中较为常见的一种属TVS二极管或齐纳二极管(Zener diode)，其设计意旨，在于保护电子装置能够免于受到过压的影响。一般来说，相较于现有常见的其他过压保护元件(例如：变阻器或气体放电管)，当过压条件产生时，瞬时电压抑制器的操作特性要求它必须能够更快地响应于所述过压情况。这使得瞬时电压抑制器元件对于防止瞬时产生且通常具有破坏性的电压脉冲更为有用，因为这些快速产生的过压脉冲通常可能由电路的内部或外部事件(例如：闪电或电弧)所引发而存在于其电路架构中。除此之外，瞬时电压抑制器亦能够进一步地应用于电子电路中数据传输或信号线上的单向或双向静电防护(electrostatic discharge，ESD)。一般来说，当设备额定用于各种应用时，产生的瞬时过压的能量位准是可以通过以焦耳测量的能量或与电流相关的等级来进行估算。其中，这些过压脉冲可以通过采用专门的电子仪器来进行测量，从而通过这些仪器能显示持续几微秒或更短时间的数千伏振幅的电源扰动。
[0003]已知现有技术其中之一美国公告号为US6,707,110B2的专利前案，其公开一种布局可配置的集成电路静电放电装置，此一装置属于一种其保持电压(holding voltage)是可以通过改变其电路中的布局参数来进行调整的静电放电装置，并通过此特性来降低其元件的保持电压对电流的关联性(dependency)。然而，值得注意的是，根据此一现有技术，所述元件装置中的双载子接面晶体管(bipolar junction transistor，BJT)是具有一个基极外接(pick
‑
up base)的结构，同时基于此特性，使其晶体管的增益会大幅地受到抑制。除此之外，现有技术的另一美国公开号为US2020/0035664 A1的专利前案，则是公开一种垂直型的瞬时电压抑制器，其中，为了能够维持所述元件具有较低的保持电压和低箝位电压(clamping voltage)以增强其静电放电效能，其中的垂直双载子接面晶体管(BJT)的基极会形成浮置(floating)；不过，如此一来，所述现有技术则必须在其晶体管的磊晶层(epitaxial layer)中布置有二极管结构，并通过额外的导电线(conductive trace)将其连接。更进一步去看，所述瞬时电压抑制器的两个电位接脚必须布置于其元件的相异两侧面，也就是说，所述现有技术必须同时采用到现有的背面金属化工艺制程(backside metallization process)，如此一来，也在无形中同时增加了相对应的制程步骤、制造成本、以及制程复杂度(process complexity)。
[0004]更甚者，现有技术中，又一美国公告号为US8,552,530B2的专利前案，其公开一种适于保护电子装置的垂直型瞬时电压抑制器架构，由所述参考文献能够看出，这种瞬时电
压抑制器的设计目的是形成一种垂直型的ESD瞬态保护抑制器架构，以期能够在正、负脉冲的应力下皆提供有效的静电防护效能、降低其崩溃电压的变化，并产生对称的电流
‑
电压特性曲线。然而，所述现有技术与前面所提的现有技术相似的是，其元件装置的两个电位接脚亦必须布置于其元件的相异两侧面，也就是说，在此现有技术中无可避免地，也必须同时采用到现有的背面金属化工艺制程。而除了此一问题之外，所述元件中所形成的垂直型NPN双载子接面晶体管结构会具有较大的晶体管增益，另一方面来看，也就降低了其保持电压；而此一结果也并非电路设计者所乐见。再除此之外，众所周知的是，在现有技术这些大多采用传统的瞬时电压抑制器结构的情况下，其内部为数众多的电路元件设计往往会相互形成干扰，从而使其晶体管的特性难以控制，也很难精准地实现其预期的电性设计结果。
[0005]故，有鉴于此，综上所述，基于考虑到上述所列的众多问题点，极需要采纳多方面的考虑。故，本专利技术的专利技术人系有感于上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究之，并配合学理的运用，而提出一种设计新颖且有效改善上述缺失的本专利技术，其提供一种新颖且创新的晶体管元件架构，并通过此种实附创新的晶体管架构，不仅可以解决前述现有技术所存在已久的缺失，同时，亦能实现其元件设计的优化电性结果，缘此，针对本专利技术所具体请求的电路架构及实施方式，本专利技术将提供详述于下。

技术实现思路

[0006]为解决现有技术存在的问题，本专利技术的主要目的是在于提供一种新颖且极具创新的双载子接面晶体管的电路架构。根据本专利技术所提出的双载子接面晶体管架构，其可在不增加电路复杂度与布局面积的条件下，使所述双载子接面晶体管同时兼具有横向的导通路径与垂直的导通路径。
[0007]本专利技术的又一目的是在于提供一种具有横向与垂直导通路径的双载子接面晶体管，其中当所述的横向导通路径形成时，所述双载子接面晶体管属于一种具有浮接基极的双载子接面晶体管。同样地，当所述的垂直导通路径形成时，所述双载子接面晶体管亦具有一浮接的基极。与现有技术相较之下，本专利技术通过进一步形成的横向导通路径，能够提供另一条适于释放瞬时突波(transient surge)的放电路径，并由此降低晶体管的导通电阻，从而实现较佳的静电放电防护(Electro Static Discharge，ESD)作用。
[0008]再一方面而言，本专利技术的再一目的是在于提供一种可同时形成有横向导通路径与垂直导通路径的双载子接面晶体管，其中，当所述的晶体管操作于正向涌浪操作模式时，所述的垂直导通路径被形成，并且所述垂直导通路径包括一垂直型的n
‑
p
‑
n双载子接面晶体管结构及与所述垂直n
‑
p
‑
n双载子接面晶体管结构串联的顺偏二极管。通过采用这样的电路布置，本专利技术可有效地抑制传统的闩锁(latch
‑
up)效应，同时，本专利技术所采取的电路布局亦具有较佳的设计弹性余裕，由此显见，本专利技术的制程复杂度不仅能够有效地降低，同时亦达到能易于控制。
[0009]因此，在本专利技术以下的段落中，本专利技术进一步地提供有多种不同的实施例和变化态样，兹详细地会于下述的实施方式中进行说明，并由此等
技术实现思路
验证本专利技术所提供的具有横向导通路径与垂直导通路径的双载子接面晶体管的有效性。因此，由此可以显见，本专利技术成功地解决了现有技术存在已久的诸多缺失，同时亦维持有其电路上优异的电性特征。是以，可以进一步确信，本专利技术所提供的技术方案及其技术手段不仅在产业上具有高度
的竞争力，亦可进一步地广泛应用于相关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有横向与垂直导通路径的双载子接面晶体管，其特征在于，包括：一半导体基底，其具有一第一导电型态；一掺杂层，其具有所述第一导电型态，并且，所述掺杂层设置于所述半导体基底之上；一掺杂井型区，其具有一第二导电型态，所述掺杂井型区设置于具有所述第一导电型态的所述掺杂层之中，并且，所述第一导电型态与所述第二导电型态为相异的导电型态，其中，具有所述第二导电型态的所述掺杂井型区中还设置有具有所述第二导电型态的一第一重掺杂区、具有所述第二导电型态的一第二重掺杂区、具有所述第一导电型态的一第三重掺杂区、具有所述第一导电型态的一第四重掺杂区以及具有所述第一导电型态的一第五重掺杂区，具有所述第一导电型态的所述第五重掺杂区电性耦接于一第一接点，具有所述第一导电型态的所述第三重掺杂区与具有所述第一导电型态的所述第四重掺杂区共同电性耦接于一第二接点，并且，具有所述第二导电型态的所述第一重掺杂区与具有所述第二导电型态的所述第二重掺杂区是通过具有所述第一导电型态的所述第三重掺杂区、具有所述第一导电型态的所述第四重掺杂区以及具有所述第一导电型态的所述第五重掺杂区间隔开；以及具有所述第一导电型态的一第六重掺杂区与具有所述第一导电型态的一第七重掺杂区，所述第六重掺杂区与所述第七重掺杂区设置于具有所述第一导电型态的所述掺杂层中，其中，具有所述第一导电型态的所述第六重掺杂区与具有所述第一导电型态的所述第七重掺杂区是通过具有所述第二导电型态的所述掺杂井型区间隔开，并且，具有所述第一导电型态的所述第六重掺杂区电性耦接于具有所述第二导电型态的所述第一重掺杂区，具有所述第一导电型态的所述第七重掺杂区电性耦接于具有所述第二导电型态的所述第二重掺杂区。2.如权利要求1所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当所述第一导电型态为N型半导体型，且所述第二导电型态为P型半导体型时，所述第一接点与所述第二接点分别电性耦接至一正电压位准与一接地电压位准，从而提供一正向涌浪操作模式。3.如权利要求2所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当操作于所述正向涌浪操作模式时，一横向导通路径被生成，且所述横向导通路径包括至少一个横向n
‑
p
‑
n双载子接面晶体管结构。4.如权利要求3所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，所述至少一个横向n
‑
p
‑
n双载子接面晶体管结构由具有所述第一导电型态的所述第五重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第三重掺杂区所组成，并且，所述至少一个横向n
‑
p
‑
n双载子接面晶体管结构亦包括由具有所述第一导电型态的所述第五重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第四重掺杂区所组成。5.如权利要求2所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当操作于所述正向涌浪操作模式时，一垂直导通路径被生成，且所述垂直导通路径包括至少一个垂直n
‑
p
‑
n双载子接面晶体管结构及与所述垂直n
‑
p
‑
n双载子接面晶体管结构串联的至少一个顺偏二极管。6.如权利要求5所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，所
述至少一个垂直n
‑
p
‑
n双载子接面晶体管结构由具有所述第一导电型态的所述第五重掺杂区、具有所述第二导电型态的所述掺杂井型区、具有所述第一导电型态的所述掺杂层以及具有所述第一导电型态的所述第六重掺杂区所组成，并且，所述至少一个垂直n
‑
p
‑
n双载子接面晶体管结构亦包括由具有所述第一导电型态的所述第五重掺杂区、具有所述第二导电型态的所述掺杂井型区、具有所述第一导电型态的所述掺杂层以及具有所述第一导电型态的所述第七重掺杂区所组成。7.如权利要求5所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，所述至少一个顺偏二极管由具有所述第一导电型态的所述第六重掺杂区、具有所述第二导电型态的所述第一重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第三重掺杂区所组成，并且，所述至少一个顺偏二极管亦包括由具有所述第一导电型态的所述第七重掺杂区、具有所述第二导电型态的所述第二重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第四重掺杂区所组成。8.如权利要求1所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当所述第一导电型态为N型半导体型，且所述第二导电型态为P型半导体型时，所述第一接点与所述第二接点分别电性耦接至一负电压位准与一接地电压位准，从而提供一负向涌浪操作模式。9.如权利要求8所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当操作于所述负向涌浪操作模式时，一横向导通路径被生成，且所述横向导通路径包括至少一个横向n
‑
p
‑
n双载子接面晶体管结构。10.如权利要求9所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，所述至少一个横向n
‑
p
‑
n双载子接面晶体管结构由具有所述第一导电型态的所述第三重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第五重掺杂区所组成，并且，所述至少一个横向n
‑
p
‑
n双载子接面晶体管结构亦包括由具有所述第一导电型态的所述第四重掺杂区、具有所述第二导电型态的所述掺杂井型区以及具有所述第一导电型态的所述第五重掺杂区所组成。11.如权利要求1所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，还包括一第八重掺杂区与一第九重掺杂区，其中，所述第八重掺杂区与所述第九重掺杂区具有所述第二导电型态，具有所述第二导电型态的所述第八重掺杂区与具有所述第二导电型态的所述第九重掺杂区设置于具有所述第一导电型态的所述掺杂层中，并且，具有所述第二导电型态的所述第八重掺杂区、具有所述第二导电型态的所述第九重掺杂区、具有所述第一导电型态的所述第三重掺杂区与具有所述第一导电型态的所述第四重掺杂区共同电性耦接于所述第二接点。12.如权利要求11所述的具有横向与垂直导通路径的双载子接面晶体管，其特征在于，当所述第一导电型态为N型半导体型，且所述第二导电型态为P型半导体型时，所述第一接点与所述第二接点分别电性耦接至一正电压位准与一接地电压位准，从而提供一正向涌浪操作模式。13.如权利...

【专利技术属性】
技术研发人员：黄菘志，叶致廷，庄哲豪，
申请(专利权)人：晶焱科技股份有限公司，
类型：发明
国别省市：