电子器件制造技术

本公开的实施例涉及电子器件。本说明书涉及一种电子器件，其包括：半导体衬底；第一沟槽和第二沟槽，在所述半导体衬底中延伸，所述第一沟槽和所述第二沟槽彼此平行，所述第二沟槽包含第一半导体区；晶体管，具有包含在所述第一沟槽中的栅极；以及电子部件，与晶体管不同，至少部分地形成在包含在所述第二沟槽中的所述第一半导体区中。利用本公开的实施例有利地能够保持邻近电子部件的基本恒定的低静电势。能够保持邻近电子部件的基本恒定的低静电势。能够保持邻近电子部件的基本恒定的低静电势。

【技术实现步骤摘要】
电子器件


[0001]本说明书一般涉及电子器件，更具体地涉及包括晶体管的电子器件。

技术介绍

[0002]在某些电子器件中，场效应晶体管用于非导电状态以阻挡高电压，典型地大于10V，例如，在40V的量级，或甚至大于100V。
[0003]这样的器件可以包括晶体管保护电路，例如，包括在晶体管的电平处的温度传感器，使得能够根据测量的温度以适合的方式控制晶体管。温度传感器可以包括不同的电子部件，例如至少一个电阻器和至少一个正向偏置的二极管，二极管两端的电压表示二极管电平处的温度。

技术实现思路

[0004]本公开的目的是提供电子器件，以至少部分地解决现有技术中存在的上述问题。
[0005]本公开的一方面提供了一种电子器件，包括：半导体衬底；第一沟槽和第二沟槽，在所述半导体衬底中延伸，所述第一沟槽和所述第二沟槽彼此平行，所述第二沟槽包含第一半导体区；晶体管，具有包含在所述第一沟槽中的栅极；以及电子部件，与晶体管不同，至少部分地形成在包含在所述第二沟槽中的所述第一半导体区中。
[0006]根据一个或多个实施例，电子器件进一步包括：第一导电元件，位于所述第二沟槽中，所述第一半导体区在所述第一导电元件中延伸；第一电绝缘层，在所述第一导电元件和所述半导体衬底之间；以及第二电绝缘层，在所述第一半导体区和所述第一导电元件之间。
[0007]根据一个或多个实施例，电子器件进一步包括：至少一个第三沟槽，在所述半导体衬底中在所述第二沟槽与所述第一沟槽之间至少在沿着所述第二沟槽的一部分上方延伸；第二导电元件，包含在所述第三沟槽中；以及第三电绝缘层，在所述第二导电元件和所述半导体衬底之间。
[0008]根据一个或多个实施例，其中所述至少一个第三沟槽包括在所述半导体衬底中在所述第二沟槽的任一侧上延伸的两个第三沟槽。
[0009]根据一个或多个实施例，其中每个第三沟槽与所述第二沟槽完全分离。
[0010]根据一个或多个实施例，其中每个第三沟槽在每个端部与所述第二沟槽相交，所述第二导电元件与所述第一导电元件邻接。
[0011]根据一个或多个实施例，电子器件进一步包括：第四沟槽，在所述半导体衬底中延伸并且完全围绕所述第二沟槽和所述至少一个第三沟槽，所述第一沟槽在所述第四沟槽的与所述第二沟槽相对的一侧上；第三导电元件，包含在所述第四沟槽中；以及第四电绝缘层，在所述第三导电元件和所述半导体衬底之间。
[0012]根据一个或多个实施例，其中所述晶体管包括：第五电绝缘层，在所述晶体管的栅极和所述半导体衬底之间，并且所述第五电绝缘层形成所述晶体管的栅极绝缘体；第四导电元件，位于所述第一沟槽中；第六电绝缘层，在所述第四导电元件和所述半导体衬底之
间；第七电绝缘层，在所述第四导电元件和所述栅极之间；所述半导体衬底的第二半导体区，由包含所述栅极的所述第一沟槽界定；以及半导体阱，与所述第二半导体区和所述栅极绝缘体接触，并且所述半导体阱具有位于其中的所述晶体管的沟道。
[0013]根据一个或多个实施例，其中所述第一半导体区以第一导电类型掺杂，所述电子器件还包括第三半导体区和第四半导体区，所述第三半导体区和所述第四半导体区在所述第一半导体区中延伸并且比所述第一半导体区更重地掺杂。
[0014]根据一个或多个实施例，电子器件包括在所述半导体衬底中延伸的第二沟槽和各自被包含在所述第二沟槽中的第一半导体区，每个第一半导体区以第一导电类型掺杂。
[0015]根据一个或多个实施例，电子器件包括第三半导体区和第四半导体区，所述第三半导体区和所述第四半导体区在所述第一半导体区中延伸并且比所述第一半导体区更重地掺杂。
[0016]根据一个或多个实施例，其中所述第三半导体区并联电耦合，并且其中所述第四半导体区并联电耦合。
[0017]根据一个或多个实施例，其中所述第三半导体区中的至少一个第三半导体区与所述第四半导体区中的一个第四半导体区串联电连接。
[0018]根据一个或多个实施例，其中所述电子部件是二极管，所述第三半导体区以所述第一导电类型掺杂，并且所述第四半导体区以与所述第一导电类型相反的第二导电类型掺杂。
[0019]根据一个或多个实施例，其中所述电子部件是电阻器，所述第三半导体区和所述第四半导体区以所述第一导电类型掺杂。
[0020]根据一个或多个实施例，其中在操作中，所述第一导电元件和所述第二导电元件被配置为电连接到参考电势源，并且所述第三导电元件被配置为电连接到所述第四导电元件。
[0021]本公开的另一方面提供了一种电子器件，包括：半导体衬底；
[0022]第一沟槽和第二沟槽，在所述半导体衬底中，所述第一沟槽和所述第二沟槽彼此平行；晶体管，具有在所述第一沟槽中的栅极；电子部件，与所述晶体管不同，具有在所述第二沟槽中的第一半导体区；第三沟槽，在所述半导体衬底中并且在所述第二沟槽和所述第一沟槽之间；以及第一导电元件，包含在第三沟槽中。
[0023]根据一个或多个实施例，电子器件进一步包括：第四沟槽，在所述半导体衬底中并且完全围绕所述第二沟槽和所述第三沟槽，所述第一沟槽在所述第四沟槽的与所述第二沟槽相对的一侧上；以及第二导电元件，包含在所述第四沟槽中。
[0024]利用本公开的实施例有利地能够保持邻近电子部件的基本恒定的低静电势。
附图说明
[0025]前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
[0026]图1是垂直沟道晶体管的实例的局部简化横向截面图；
[0027]图2A是包括晶体管和附加电子元件的电子器件的实施例的部分简化顶视图；
[0028]图2B是图2A的器件的局部简化横向截面图；
[0029]图2C是图2A的器件的另一个局部简化横向截面图；
[0030]图2D是图2A的器件的另一个局部简化横向截面图；
[0031]图3是图2A至图2D的器件的截面的部分简化透视图；
[0032]图4是类似于图2B的局部简化横向截面图，示出了图2A至图2D和图3中所示的器件的元件的连接的实施例；
[0033]图5是图2A至图2D和图3所示器件的实施例的局部简化俯视图；
[0034]图6是图2A至图2D和图3所示器件的另一实施例的局部简化俯视图；
[0035]图7是图5所示器件的变型的局部简化俯视图；
[0036]图8是类似于图2B的局部简化横向截面图，示出了图7所示器件的元件的连接的实施例；
[0037]图9是类似于图2B的局部简化横向截面图，示出了图7所示器件的元件的连接的另一实施例；
[0038]图10A示出了制造图2A至图2D和图3中所示的器件的方法的实施例的步骤；
[0039]在图10B中示出了该方法的另一步骤；
[0040]在图10C中示出了该方法的另一步骤；
[0041]在图10D中示出了该方法的另一步骤；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子器件，其特征在于，包括：半导体衬底；第一沟槽和第二沟槽，在所述半导体衬底中延伸，所述第一沟槽和所述第二沟槽彼此平行，所述第二沟槽包含第一半导体区；晶体管，具有包含在所述第一沟槽中的栅极；以及电子部件，与晶体管不同，至少部分地形成在包含在所述第二沟槽中的所述第一半导体区中。2.根据权利要求1所述的电子器件，其特征在于，进一步包括：第一导电元件，位于所述第二沟槽中，所述第一半导体区在所述第一导电元件中延伸；第一电绝缘层，在所述第一导电元件和所述半导体衬底之间；以及第二电绝缘层，在所述第一半导体区和所述第一导电元件之间。3.根据权利要求2所述的电子器件，其特征在于，进一步包括：至少一个第三沟槽，在所述半导体衬底中在所述第二沟槽与所述第一沟槽之间至少在沿着所述第二沟槽的一部分上方延伸；第二导电元件，包含在所述第三沟槽中；以及第三电绝缘层，在所述第二导电元件和所述半导体衬底之间。4.根据权利要求3所述的电子器件，其特征在于，所述至少一个第三沟槽包括在所述半导体衬底中在所述第二沟槽的任一侧上延伸的两个第三沟槽。5.根据权利要求3所述的电子器件，其特征在于，每个第三沟槽与所述第二沟槽完全分离。6.根据权利要求3所述的电子器件，其特征在于，每个第三沟槽在每个端部与所述第二沟槽相交，所述第二导电元件与所述第一导电元件邻接。7.根据权利要求3所述的电子器件，其特征在于，进一步包括：第四沟槽，在所述半导体衬底中延伸并且完全围绕所述第二沟槽和所述至少一个第三沟槽，所述第一沟槽在所述第四沟槽的与所述第二沟槽相对的一侧上；第三导电元件，包含在所述第四沟槽中；以及第四电绝缘层，在所述第三导电元件和所述半导体衬底之间。8.根据权利要求7所述的电子器件，其特征在于，所述晶体管包括：第五电绝缘层，在所述晶体管的栅极和所述半导体衬底之间，并且所述第五电绝缘层形成所述晶体管的栅极绝缘体；第四导电元件，位于所述第一沟槽中；第六电绝缘层，在所述第四导电元件和所述半导体衬底之间；第七电绝缘层，在所述第四导电元件和所述栅极之间；所述半导体衬底的第二半导体区，由包含所述栅极的所述第一沟槽界定；以及半导体阱，与所述第二半导体区和所述栅极绝缘体接触，并且所述半导体阱具有位于其中的所述...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：