【技术实现步骤摘要】
一种三维集成电路
[0001]本申请涉及半导体器件
,具体地,涉及一种三维集成电路。
技术介绍
[0002]电子产品目前正在朝小型化、高密度化、高可靠性、低功耗方向发展,使得芯片也的发展方向也是小型化、高密度化、高可靠性、低功耗。为了缩小芯片尺寸,业界专利技术了多层芯片堆叠封装技术。
[0003]开始时,堆叠封装是把多个芯片裸片堆叠放置在一起,把芯片之间的信号通过键合(bonding)技术连结,组成内部的完整系统,再把外部信号通过封装引脚外连,最后封装成为一个完整芯片。
[0004]后来,业界专利技术了硅通孔(TSV)技术,堆叠的芯片裸片之间的信号是通过TSV连接,形成了更加紧凑的多芯片堆叠封装芯片。这种3D封装芯片是在封装阶段通过多层芯片裸片堆叠封装形成的,从芯片制造角度看,这种3D封装芯片只能看作是伪3D芯片。
[0005]3D封装芯片存在如下缺陷:1、减薄技术面临的主要挑战是超薄化工艺所要求的<50um的减薄能力,没有支撑的减薄硅片在组装后会发生严重的翘曲,与基板之间的互连(微凸点)上会产生较大的残余应力,从而导致器件结构的可靠性问题。
[0006]2、因为Cu易于氧化并在高温下容易形成各种氧化物(CuO和Cu2O),需要高真空度和高洁净度的Cu
‑
Cu混合键合工艺。
[0007]3、不同芯片裸晶在封装过程中的对准精度较低,封装过程之中,裸晶可能会有位移,导致钻孔或脚位没对准,布线和互连间距受覆盖精度的影响被限制在几个微米。Intel ...
【技术保护点】
【技术特征摘要】
1.一种三维集成电路,其特征在于,包括:下方器件层;所述下方器件层包括下方器件层本体和退火阻挡层,所述退火阻挡层位于所述下方器件层本体内的上部,且所述退火阻挡层避开竖向通孔以不与竖向通孔连接;形成在下方器件层上方的上方器件层;其中,所述下方器件层的退火阻挡层用于阻挡上方器件层制备过程中退火工艺的光对所述下方器件层退火阻挡层之下的结构进行加热。2.根据权利要求1所述的三维集成电路,其特征在于,还包括:孤岛隔离层,所述下方器件层和所述上方器件层之间形成所述孤岛隔离层;所述孤岛隔离层覆盖整个所述下方器件层。3.根据权利要求2所述的三维集成电路,其特征在于,所述下方器件层本体包括自下而上设置的下方半导体层、下方功能器件层、下方绝缘层;其中,所述下方绝缘层中具有与下方功能器件层的功能器件连接的电连接结构;所述下方器件层的退火阻挡层位于所述下方绝缘层中且位于所述下方绝缘层的电连接结构之上高度。4.根据权利要求3所述的三维集成电路,其特征在于,所述下方器件层的退火阻挡层遮盖所述下方功能器件层的功能器件的金属硅化物区域、低熔点金属区域;其中,所述低熔点金属区域熔点低于上方器件层制备过程中退火工艺的退火温度;所述金属硅化物区域包括但不限于源区、漏区、栅极金属硅化物,所述低熔点金属区域包括金属通孔、金属层、金属栅极区域、金属互连线;其中,所述下方绝缘层的电连接结构包括金属通孔和金属互连线。5.根据权利要求3所述的三维集成电路,其特征在于,所述下方器件层的退火阻挡层遮盖所述下方功能器件层的功能器件。6.根据权利要求4或5所述的三维集成电路,其特征在于,所述下方器件层为底部器件层;所述底部器件层包括自下而上设置的底部衬底、底部功能器件层、底部绝缘层;其中,所述底部绝缘层中具有与底部功能器件层的功能器件连接的电连接结构;所述上方器件层为上方第一器件层,所述上方第一器件层包括自下而上设置的第一半导体层、第一功能器件层、第一绝缘层;其中,所述第一绝缘层中具有与第一功能器件层的功能器件连接的电连接结构;三维集成电路还包括第一层间通孔以及填充其内的导电物质,连接所述底部绝缘层的电连接结构和所述第一绝缘层的电连接结构;其中,所述竖向通孔包括所述第一层间通孔。7.根据权利要求6所述的三维集成电路,其特征在于,三维集成电路还包括:自上方第一器件层的上方依次排列的上方第二器件层、
……
、上方第n器件层;其中,n的取值范围为大于等于2小于等于50;对应的:所述上方第一器件层、上方第二器件层、
……
、上方第n器件层的绝缘层中分别具有退火阻挡层;所述上方第一器件层、上方第二器件层、
……
、上方第n器件层相邻层之间各自具有孤岛隔离层;上方第一器件层、上方第二器件层、
……
、上方第n器件层相邻层之间通过第二层间通孔及其内的导电物质、
……
、第n层间通孔及其内的导电物质连接;其中,所述竖向通孔还包
括第二层间通孔、
……
、第n层间通孔。8.根据权利要求1所述的三维集成电路,其特征在于,所述退火阻挡层为高比热容材料的退火阻挡层;所述退火阻挡层比热容的取值范围为大于等于0.1KJ/Kg.摄氏度小于等于3.5KJ/Kg.摄氏度;或者所述退火阻挡层为不透光的金属材料的退火阻挡层;或者所述退火阻挡层为不透光的窄禁带半导体的退火阻挡层。9.根据权利要求7所述的三维集成电路,其特征在于,所述第一半导体层具有贯穿所述第一半导体层的器件隔离,器件隔离包围在第一功能器件层的功能器件的外侧;其中,所述器件隔离通过STI形成,或者所述器件隔离通过氧注入的方式形成。10.根据权利要求9所述的三维集成电路,其特征在于,第h半导体层为第h薄硅层;所述第h薄硅层厚度的取值范围为大于等于2纳米小于等于220纳米,h遍取从1到n;或者,第h半导体层包括自下而上设置的第h薄硅层和第h薄硅外延层;所述第h薄硅层厚度的取值范围为大于等于2纳米...
【专利技术属性】
技术研发人员:岳丹诚,张耀辉,
申请(专利权)人:苏州华太电子技术股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。