半导体结构制造技术

本实用新型专利技术的实施例提供一种半导体结构包括基底、位在基底上的晶体管结构、耦接到晶体管结构的内连线结构、具有第一顶部电极及第一底部电极的第一电容器以及具有第二顶部电极及第二底部电极的第二电容器，内连线结构包括第一金属线、位在与第一金属线相同的金属化层中的第二金属线、位在于第一金属线及第二金属线上方的金属化层中的第三金属线，第一及第二顶部电极电性耦接到第三金属线且第一及第二底部电极分别电性耦接到第一及第二金属线，此配置方式可促进后段工艺单元的紧凑化。此配置方式可促进后段工艺单元的紧凑化。此配置方式可促进后段工艺单元的紧凑化。

【技术实现步骤摘要】
半导体结构


[0001]本技术实施例是有关于半导体结构，且特别是有关于电容器结构。

技术介绍

[0002]随着半导体技术的进步，对更高储存容量、更快处理系统、更高性能及更低成本的需求不断增加。为了满足这些需求，半导体行业继续缩小主动半导体元件的尺寸，例如金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor；MOSFET)，包括平面MOSFET、鳍式场效应晶体管(FinFET)以及电容器。这种按比例缩小增加了半导体制造工艺的复杂性。

技术实现思路

[0003]本技术实施例的一种半导体结构，所述半导体结构包括：基底；位在所述基底上的晶体管结构；耦接到所述晶体管结构的内连线结构；所述内连线结构包括第一金属线、位在与所述第一金属线相同的金属化层中的第二金属线以及位在于所述第一金属线及所述第二金属线上方的金属化层中的第三金属线；具有第一顶部电极及第一底部电极的第一电容器；以及具有第二顶部电极及第二底部电极的第二电容器，所述第一顶部电极及所述第二顶部电极电性耦接到所述第三金属线，且所述第一底部电极及所述第二底部电极分别电性耦接到所述第一金属线及所述第二金属线。
[0004]本技术实施例的一种半导体结构，所述半导体结构包括：基底；位在所述基底上的第一金属线及第二金属线；位在所述第一金属线及所述第二金属线之上的第一层间介电质层；位在所述第一层间介电质层中且位在所述第一金属线及所述第二金属线中的每一个之上的第一沟槽及第二沟槽；延伸到所述第一沟槽及所述第二沟槽中的第一电容器及第二电容器；位在所述第一电容器及所述第二电容器之上的第二层间介电质层；以及位在所述第二层间介电质层中且耦接到所述第一电容器的顶部电极及所述第二电容器的顶部电极的共享接触件。所述第一电容器的底部电极及所述第二电容器的底部电极分别与所述第一金属线及所述第二金属线实体接触。
附图说明
[0005]结合附图阅读以下详细说明，能最好地理解本技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰，可任意增大或减小各种特征的尺寸。
[0006]图1是根据本技术的一些实施例的双(dual)金属
‑
绝缘体
‑
金属(Metal
‑
Insulator
‑
Metal；MIM)电容器的剖视图。
[0007]图2A及图2B是根据本技术的一些实施例的MIM电容器的俯视图。
[0008]图3A及图3B是根据本技术的一些实施例的一对单(single)MIM电容器的俯视图及剖视图。
[0009]图4A及图4B是根据本技术的一些实施例的一对三(triple)MIM电容器的俯视图及剖视图。
[0010]图5A及图5B是根据本技术的一些实施例的双MIM电容器的俯视图及剖视图。
[0011]图6是根据本技术的一些实施例的用于制造双MIM电容器的方法的流程图。
[0012]图7至图13是根据本技术的一些实施例的图1及图5B中所示的双MIM电容器在其制造工艺的各个阶段的剖视图。
[0013]图14是根据本技术的一些实施例的集成电路制造系统及相关联的集成电路制造流程的图示。
具体实施方式
[0014]以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以简化本技术。当然，这些仅是实例且并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括其中第一特征与第二特征形成为直接接触的实施例，且还可包括其中在第一特征与第二特征之间可形成额外特征以使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本技术可在各种实例中重复使用参考编号和/或字母。此种重复是出于简化及清晰目的，而并非自身指示所论述的各种实施例和/或配置之间的关系。
[0015]此外，为易于说明起见，本文中可使用例如“在
…
下面(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(其他)元件或特征之间的关系。除图中所绘示的取向之外，所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性阐述语可同样相应地进行解释。
[0016]如本文所用，术语“标称(nominal)”是指在产品或工艺的设计时间设置的组件或工艺操作的特性或参数的期望值或目标值，以及上述范围内的值及/或低于所需值。值的范围可能是由于制造工艺或公差的微小变化。
[0017]在本技术的一些实施例中，术语“约”及“实质上”可表示给定量的值，其在值的20％内变化(例如，值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％、
±
10％、
±
20％)。这些值是示例而不是限制性的。术语“约”及“实质上”可指如相关领域技术人员根据本文的教导所解释的值的百分比。
[0018]如本文所用，术语“垂直”是指垂直于基底的表面。
[0019]应当理解，实施方式而非摘要旨在用于解释权利要求书。摘要部分可阐述专利技术人所设想的本技术中的一个或多个但并非所有可能的实施例，因此，不旨在以任何方式限制权利要求书。
[0020]平行板电容器可穿插入半导体工艺的后段工艺(back end of line；BEOL)。与电容器类似，将晶体管彼此耦接的内连线结构包括由介电层隔开的平行堆叠金属线。当两者结合时，每个顶部金属电容器板可通过通孔耦接到最近的上部金属线，且每个底部金属电容器板可直接耦接到最近的下部金属线。当电容器形成为具有自身的穿孔(through
‑
via；TV)连接的个别的且不同的结构时，这样的设计可能无法实现足够的紧凑性(compaction)。
另一方面，如果BEOL结构包括多个电容器且设计规则需要缩小尺寸，则替换具有较少穿孔的替代设计可能有助于BEOL结构的紧凑化。类似地，将电容器靠近放置以便它们可以共享通孔以进一步紧凑化。
[0021]图1示出了根据一些实施例的嵌入金属内连线结构100内的双MIM电容器124。在电子元件上方(例如，集成到半导体基底102中的晶体管结构101)制造金属内连线结构100。金属内连线结构100通过接触件结构105耦接到晶体管结构101。如本文所用，术语“基底”描述了随后材料层被添加到其上的材料。基底102本身可被图案化。添加到基底102上的材料可被图案化或可维持未图案化。
[0022]基底102可为块状半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；晶体管结构，位在所述基底上；内连线结构，耦接到所述晶体管结构，所述内连线结构包括：第一金属线；第二金属线，位在与所述第一金属线相同的金属化层中；以及第三金属线，位在于所述第一金属线及所述第二金属线上方的金属化层中；第一电容器，具有第一顶部电极及第一底部电极；以及第二电容器，具有第二顶部电极及第二底部电极，所述第一顶部电极及所述第二顶部电极电性耦接到所述第三金属线，且所述第一底部电极及所述第二底部电极分别电性耦接到所述第一金属线及所述第二金属线。2.根据权利要求1所述的半导体结构，其特征在于，还包括被配置为将所述第一顶部电极及所述第二顶部电极耦接到所述第三金属线的共享通孔。3.根据权利要求1所述的半导体结构，其特征在于，所述第一电容器及所述第二电容器为非平面的。4.根据权利要求1所述的半导体结构，其特征在于，所述第一电容器及所述第二电容器为T型的。5.根据权利要求4所述的半导体结构，其特征在于，所述第一电容器及所述第二电容包括高k介电质层。6.根据权利要求5所述的半导体结构，其特征在于，所述高k介电质层包括多个子层的堆叠。7.根据权利要求1所述...

【专利技术属性】
技术研发人员：林孟贤，林杏芝，刘克群，高敏峰，林冠华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：