本公开提供能提高耐湿性的半导体装置、单片微波集成电路、半导体封装件以及半导体装置的制造方法。半导体装置具有：半导体基板；半导体元件，形成于半导体基板之上；第一绝缘膜，覆盖半导体元件；第二绝缘膜，形成于第一绝缘膜之上；以及第三绝缘膜，形成于第二绝缘膜之上，第一绝缘膜和第三绝缘膜与第二绝缘膜相比不易使水分透过，第二绝缘膜的介电常数比第一绝缘膜和第三绝缘膜的介电常数低，第一绝缘膜具有与半导体基板的上表面的第一区域相接的第一部分，第三绝缘膜具有与第一部分的上表面和侧面以及半导体基板的上表面的比第一区域远离半导体元件的第二区域相接的第二部分。离半导体元件的第二区域相接的第二部分。离半导体元件的第二区域相接的第二部分。
【技术实现步骤摘要】
半导体装置、制造方法、封装件以及单片微波集成电路
[0001]本公开涉及半导体装置、单片微波集成电路、半导体封装件以及半导体装置的制造方法。
技术介绍
[0002]存在一种在半导体基板上设有层间绝缘膜的半导体装置。在该半导体装置中，为了提高耐湿性而将有机系层间绝缘膜和无机膜进行层叠(专利文献1)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2004－47575号公报
[0006]近年来，随着半导体基板的薄膜化而容易产生翘曲。当翘曲产生时，无机膜容易从半导体基板剥离。该无机膜的剥离会使半导体装置的耐湿性降低。
技术实现思路
[0007]本公开的目的在于，提供能提高耐湿性的半导体装置、单片微波集成电路、半导体封装件以及半导体装置的制造方法。
[0008]本公开的半导体装置具有：半导体基板；半导体元件，形成于所述半导体基板之上；第一绝缘膜，覆盖所述半导体元件；第二绝缘膜，形成于所述第一绝缘膜之上；以及第三绝缘膜，形成于所述第二绝缘膜之上，所述第一绝缘膜和所述第三绝缘膜与所述第二绝缘膜相比不易使水分透过，所述第二绝缘膜的介电常数比所述第一绝缘膜和所述第三绝缘膜的介电常数低，所述第一绝缘膜具有与所述半导体基板的上表面的第一区域相接的第一部分，所述第三绝缘膜具有与所述第一部分的上表面和侧面以及所述半导体基板的所述上表面的比所述第一区域远离所述半导体元件的第二区域相接的第二部分。
[0009]专利技术效果
[0010]根据本公开，能提高耐湿性。
附图说明
[0011]图1是表示第一实施方式的半导体装置的剖视图。
[0012]图2是第一实施方式的半导体基板的放大图。
[0013]图3是表示第一实施方式的半导体装置的制造工序的图(其一)。
[0014]图4是表示第一实施方式的半导体装置的制造工序的图(其二)。
[0015]图5是表示第一实施方式的半导体装置的制造工序的图(其三)。
[0016]图6是表示第一实施方式的半导体装置的制造工序的图(其四)。
[0017]图7是表示第一实施方式的半导体装置的制造工序的图(其五)。
[0018]图8是表示第一实施方式的半导体装置的制造工序的图(其六)。
[0019]图9是表示第一实施方式的半导体装置的制造工序的图(其七)。
[0020]图10是表示第二实施方式的半导体装置的剖视图。
[0021]图11是表示第二实施方式的半导体装置的制造工序的图(其一)。
[0022]图12是表示第二实施方式的半导体装置的制造工序的图(其二)。
[0023]图13是表示第三实施方式的半导体装置的剖视图。
[0024]图14是表示第三实施方式的半导体装置的制造工序的图(其一)。
[0025]图15是表示第三实施方式的半导体装置的制造工序的图(其二)。
[0026]图16是表示第三实施方式的半导体装置的制造工序的图(其三)。
[0027]图17是表示第四实施方式的半导体装置的剖视图。
[0028]图18是第四实施方式的半导体基板的放大图。
[0029]图19是表示第四实施方式的半导体装置的制造工序的图(其一)。
[0030]图20是表示第四实施方式的半导体装置的制造工序的图(其二)。
[0031]图21是表示第四实施方式的半导体装置的制造工序的图(其三)。
[0032]图22是表示第四实施方式的半导体装置的制造工序的图(其四)。
[0033]图23是表示第四实施方式的半导体装置的制造工序的图(其五)。
[0034]图24是表示第五实施方式的半导体封装件的剖视图。
[0035]附图标记说明：
[0036]10：半导体基板；11：第一平面；12：第二平面；13：第三平面；14：第四平面；19：下表面；20：半导体晶片；100、200、300、400：半导体装置；101：半导体层；102：基板；103：刻划区域；104：切割刀片；105：管芯焊盘；106：引线；107：接合线；108：模塑树脂；109：开口；110：高电子迁移率晶体管；111：源电极；112：漏电极；113：栅电极；114、121：绝缘膜；120：电容器；122：下部电极；123：电介质膜；124：上部电极；131：第一布线层；132：第二布线层；133：第三布线层；134：第四布线层；141：第七绝缘膜；142：第五绝缘膜；143：第一绝缘膜；144：第三绝缘膜；145：第十绝缘膜；150：端部；151：第六绝缘膜；152：第八绝缘膜；153：第四绝缘膜；154：第二绝缘膜；155：第九绝缘膜；161：缓冲层；162：沟道层；163：电子供给层；171：第四区域；172：第三区域；173：第一区域；174：第二区域；175：第五区域；181：第四部分；182：第三部分；183：第一部分；184：第二部分；185：第五部分；500：半导体封装件。
具体实施方式
[0037][本公开的实施方式的说明][0038]首先，列举本公开的实施方式来进行说明。
[0039]〔1〕本公开的一个方案的半导体装置具有：半导体基板；半导体元件，形成于所述半导体基板之上；第一绝缘膜，覆盖所述半导体元件；第二绝缘膜，形成于所述第一绝缘膜之上；以及第三绝缘膜，形成于所述第二绝缘膜之上，所述第一绝缘膜和所述第三绝缘膜与所述第二绝缘膜相比不易使水分透过，所述第二绝缘膜的介电常数比所述第一绝缘膜和所述第三绝缘膜的介电常数低，所述第一绝缘膜具有与所述半导体基板的上表面的第一区域相接的第一部分，所述第三绝缘膜具有与所述第一部分的上表面和侧面以及所述半导体基板的所述上表面的比所述第一区域远离所述半导体元件的第二区域相接的第二部分。
[0040]第三绝缘膜与第一绝缘膜的第一部分的上表面和侧面以及半导体基板的第二区域相接。因此，第一绝缘膜和第三绝缘膜与半导体基板的密合性提高。其结果是，即使半导
体基板产生翘曲，第一绝缘膜和第三绝缘膜也不易从半导体基板剥离。因此，能提高半导体装置的耐湿性，从而能提高可靠性。此外，包括介电常数比第一绝缘膜和第三绝缘膜的介电常数低的第二绝缘膜，因此能通过以将第二绝缘膜夹在中间的方式设置布线层来抑制布线层之间的寄生电容的增加。
[0041]〔2〕在〔1〕中，也可以是，所述第一绝缘膜和所述第三绝缘膜包含氮化硅或氧化硅，所述第二绝缘膜包含聚酰亚胺。在该情况下，易于通过氮化硅和氧化硅获得优异的耐湿性，并且易于通过聚酰亚胺获得低的介电常数。
[0042]〔3〕在〔1〕或〔2〕中，也可以是，所述半导体装置包括多个选自由氮化硅膜和氧化硅膜构成的组的至少一种无机膜，所述第三绝缘膜在多个所述无机膜中离所述半导体元件最远。在该情况下，离半导体元件最远的无机膜与第一绝缘膜的第一部分的上表面和侧面以及半导体基板的第二区域相接。通过使远离半导体元件的无机膜本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，具有：半导体基板；半导体元件，形成于所述半导体基板之上；第一绝缘膜，覆盖所述半导体元件；第二绝缘膜，形成于所述第一绝缘膜之上；以及第三绝缘膜，形成于所述第二绝缘膜之上，所述第一绝缘膜和所述第三绝缘膜与所述第二绝缘膜相比不易使水分透过，所述第二绝缘膜的介电常数比所述第一绝缘膜和所述第三绝缘膜的介电常数低，所述第一绝缘膜具有与所述半导体基板的上表面的第一区域相接的第一部分，所述第三绝缘膜具有与所述第一部分的上表面和侧面以及所述半导体基板的所述上表面的比所述第一区域远离所述半导体元件的第二区域相接的第二部分。2.根据权利要求1所述的半导体装置，其中，所述第一绝缘膜和所述第三绝缘膜包含氮化硅或氧化硅，所述第二绝缘膜包含聚酰亚胺。3.根据权利要求1或2所述的半导体装置，其中，所述半导体装置包括多个选自由氮化硅膜和氧化硅膜构成的组的至少一种无机膜，所述第三绝缘膜在多个所述无机膜中离所述半导体元件最远。4.根据权利要求1或2所述的半导体装置，其中，所述半导体基板具有：第一平面，形成于所述第一区域；以及第二平面，形成于所述第二区域，所述第二平面比所述第一平面靠近所述半导体基板的下表面。5.根据权利要求4所述的半导体装置，其中，所述半导体基板具有：基板；以及半导体层，形成于所述基板之上，所述第二平面形成于所述半导体层。6.根据权利要求1或2所述的半导体装置，具有：布线层，形成于所述第二绝缘膜之上，被所述第三绝缘膜覆盖。7.根据权利要求1或2所述的半导体装置，具有：第四绝缘膜，形成于所述第一绝缘膜与所...
【专利技术属性】
技术研发人员：松田庆太，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。