密封的半导体发光器件制造技术

根据本发明专利技术的实施例的方法包括提供半导体器件晶片。半导体器件晶片包括半导体结构，其包括夹在n型区和p型区之间的发光层。半导体器件晶片还包括用于每一个半导体器件的第一和第二金属接触。每一个第一金属接触与n型区直接接触并且每一个第二金属接触与p型区直接接触。该方法还包括形成密封每一个半导体器件的半导体结构的结构。半导体器件晶片附接到支撑衬底晶片。

Sealed Semiconductor Light Emitting Devices

【技术实现步骤摘要】
密封的半导体发光器件
本专利技术涉及包括密封半导体结构的结构的半导体发光器件。
技术介绍
包括发光二极管（LED）、谐振腔发光二极管（RCLED）、垂直腔激光二极管（VCSEL）和边缘发射激光器的半导体发光器件是当前可用的最高效的光源之一。当前在能够跨可见光谱进行操作的高亮度发光器件的制造中感兴趣的材料体系包括III-V族半导体，特别是镓、铝、铟和氮的二元、三元和四元合金，其也被称为III族氮化物材料。典型地，通过借由金属-有机化学气相沉积（MOCVD）、分子束外延（MBE）或其它外延技术在蓝宝石、碳化硅、III族氮化物或其它合适的衬底上外延生长不同组成和掺杂浓度的半导体层的堆叠来制作III族氮化物发光器件。堆叠通常包括形成在衬底之上的掺杂有例如Si的一个或多个n型层、形成在一个或多个n型层之上的有源区中的一个或多个发光层以及形成在有源区之上的掺杂有例如Mg的一个或多个p型层。电接触形成在n型区和p型区上。图1图示了在US6,876,008中更详细地描述的附接到基座114的发光二极管管芯110。在基座的顶表面和底表面上的可焊接表面之间的电气连接形成在基座内。在其上布置焊料球122-1和122-2的基座顶部上的可焊接区域通过基座内的导电通路电气连接到附接于焊料接头138的基座底部上的可焊接区域。焊料接头138将基座底部上的可焊接区域电气连接到板134。基座114可以是例如具有若干不同区的硅/玻璃复合基座。硅区114-2被形成基座的顶表面和底表面之间的导电通路的金属化物118-1和118-2围绕。诸如ECD保护电路之类的电路可以形成在由金属化物118-1和118-2围绕的硅区114-2中，或者在其它硅区114-3中。其它硅区114-3还可以电气接触管芯110或板134。玻璃区114-1电气隔离不同硅区。焊料接头138可以通过可以是例如介电层或空气的绝缘区135电气隔离。在图1中所图示的器件中，包括金属化物118-1和118-2的基座114在管芯110附接到基座114之前从管芯110分离地形成。例如，US6,876,008解释了包括用于许多基座的场所（site）的硅晶片被生长成包括诸如以上提到的ESD保护电路之类的任何期望的电路。在晶片中通过常规掩蔽和蚀刻步骤形成孔。诸如金属之类的导电层形成在晶片之上和孔中。导电层然后可以被图案化。玻璃层然后形成在晶片之上和孔中。玻璃层和晶片的部分被移除以暴露导电层。晶片下侧上的导电层然后可以被图案化并且附加的导电层可以被添加和图案化。一旦晶片下侧被图案化，各个LED管芯110就可以通过互连122物理地和电气地连接到基座上的导电区。换言之，LED110在被切分成各个二极管之后附接到基座114。
技术实现思路
本专利技术的目的是提供一种晶片级方法，其用于将半导体器件晶片附接到支撑衬底晶片以使得每一个器件通过到支撑衬底晶片的附接而被密闭地密封，以降低或消除诸如切分和施加波长转换材料和/或透镜之类的稍后处理步骤期间的污染。根据本专利技术的实施例的方法包括提供半导体器件晶片。半导体器件晶片包括半导体结构，其包括夹在n型区和p型区之间的发光层。半导体器件晶片还包括用于每一个半导体器件的第一和第二金属接触。每一个第一金属接触与n型区直接接触并且每一个第二金属接触与p型区直接接触。该方法包括形成密封每一个半导体器件的半导体结构的结构。半导体器件晶片附接到支撑衬底晶片。附图说明图1图示了包括安装在基座上的LED的现有技术器件。图2图示了适合用在本专利技术的实施例中的半导体LED。图3图示了形成在半导体LED的金属接触上的厚金属层。图4图示了在平面化电气绝缘层之后的图3的结构。图5是图4中的以截面视图图示的结构的平面视图。图6图示了在形成通孔和形成介电层之后的支撑衬底晶片。图7图示了在形成导电层并蚀刻以显露通孔顶部处的导电材料之后的图6的结构。图8图示了在减薄的支撑衬底晶片的顶部上形成介电层之后的图7的结构。图9图示了在沉积种子层和附加的导电层之后的图8的结构。图10图示了在移除剩余的种子层之后的图9的结构。图11图示了在形成介电层之后的支撑衬底晶片。图12图示了在形成一个或多个导电层之后的图11的结构。图13图示了在形成通孔和介电层之后的图12的结构。图14图示了在支撑衬底晶片的底部上形成导电层之后的图13的结构。图15图示了被键合到支撑衬底晶片的一部分的器件晶片的一部分。具体实施方式在本专利技术的实施例中，半导体发光器件在晶片级工艺中被键合到底座。尽管在以下示例中，半导体发光器件为发射蓝光或UV光的Ⅲ族氮化物LED，但是可以使用诸如激光二极管之类的除LED之外的半导体发光器件，以及由诸如其它Ⅲ-Ⅴ族材料、Ⅲ族磷化物、Ⅲ族砷化物、Ⅱ-Ⅵ族材料、ZnO或基于Si的材料之类的其它材料体系制成的半导体发光器件。图2图示了适合用在本专利技术的实施例中的半导体发光器件。图2中所图示的器件仅是可以与本专利技术的实施例一起使用的器件的一个示例。任何合适的器件可以与本专利技术的实施例一起使用——本专利技术的实施例并不受限于图2中所图示的细节。例如，尽管图2图示了倒装芯片器件，但是本专利技术的实施例可以与其它器件几何结构一起使用并且不限于倒装芯片器件。图2中所图示的器件可以通过首先在生长衬底10上生长半导体结构来形成，如本领域所已知的那样。生长衬底10可以是任何合适的衬底，诸如例如蓝宝石、SiC、Si、GaN或复合衬底。n型区14可以首先生长并且可以包括不同组成和掺杂浓度的多个层，包括例如诸如缓冲层或成核层之类的准备层，和/或可以为n型或非故意掺杂的被设计成促进生长衬底的移除的层，以及设计用于对发光区高效发射光而言合期望的特定光学、材料或电属性的n型或者甚至p型器件层。发光或者有源区16生长在n型区之上。合适的发光区的示例包括单个厚或者薄发光层，或者包括通过阻挡层分离的多个薄或者厚发光层的多量子阱发光区。p型区18然后可以生长在发光区之上。像n型区那样，p型区可以包括不同组成、厚度和掺杂浓度的多个层，包括非故意掺杂的层，或者n型层。器件中的所有半导体材料的总厚度在一些实施例中小于10，并且在一些实施例中小于6。在p型区上形成p接触金属20。p接触金属20可以是反射性的并且可以是多层堆叠。例如，p接触金属可以包括用于做出到p型半导体材料的欧姆接触的层、反射性金属层以及防止或降低反射性金属的迁移的防护金属层。半导体结构然后通过标准光刻操作被图案化并且被蚀刻以移除p接触金属的整个厚度的一部分、p型区的整个厚度的一部分以及发光区的整个厚度的一部分，以形成使在其上形成金属n接触22的n型区14的表面显露的至少一个台面。图2中所图示的器件的平面视图将看起来类似于图5中所图示的平面视图。n接触22可以具有与以下描述的厚金属层26相同的形状。p接触20可以具有与以下描述的厚金属层28相同的形状。n接触和p接触通过间隙24电气隔离，所述间隙24可以填充有固体、电介质、电气绝缘材料、空气、环境气体或任何其它合适的材料。p和n接触可以是任何合适的形状并且可以以任何合适的方式设置。图案化半导体结构和形成n及p接触对本领域技术人员而言是众所周知的。因此，n和p接触的形状和设置不限于图2和5中所图示的实施例。尽管图2中图示了单个发光器件，但是要理解图2中所图示的器本文档来自技高网...

【技术保护点】
1.一种器件，包括：半导体结构，所述半导体结构包括布置在n型区和p型区之间的Ⅲ族氮化物发光层；金属层，所述金属层具有形成在其中并且填充有绝缘材料的开口，所述开口将金属层分离成从第二部分电气隔离的第一部分，第一部分耦合到n型区并且第二部分耦合到p型区；多个导电堆叠，每一个导电堆叠的第一表面接触金属层的与半导体结构相对的表面，在每一个导电堆叠之间定位相应间隙；以及与每一个导电堆叠的与第一表面相对的第二表面直接接触的主体。

【技术特征摘要】
2012.03.30 US 61/6176921.一种器件，包括：半导体结构，所述半导体结构包括布置在n型区和p型区之间的Ⅲ族氮化物发光层；金属层，所述金属层具有形成在其中并且填充有绝缘材料的开口，所述开口将金属层分离成从第二部分电气隔离的第一部分，第一部分耦合到n型区并且第二部分耦合到p型区；多个导电堆叠，每一个导电堆叠的第一表面接触金属层的与半导体结构相对的表面，在每一个导电堆叠之间定位相应间隙；以及与每一个导电堆叠的与第一表面相对的第二表面直接接触的主体。2.权利要求1的器件，其中绝缘材料完全覆盖半导体结构的所有暴露表面。3.权利要求1的器件，其中将金属层键合到所述多个导电堆叠。4.权利要求1的器件，其中主体包括形成在其中的...

【专利技术属性】
技术研发人员：雷继谱，S施亚夫菲诺，AH尼克，
申请(专利权)人：亮锐控股有限公司，
类型：发明
国别省市：荷兰,NL