用于减轻半导体管芯中应力的布线层制造技术

公开一种用于半导体管芯的布线层。所述布线层包括把集成电路接合焊盘与UBM互连的迹线。所述布线层在介电材料层上形成。所述布线层包括设置在所述UBM下以吸收来自附接到所述UMB的焊料凸块的应力的导电迹线。所述UBM下的迹线保护靠近所述焊料凸块的所述下面的介电材料的部分免受所述应力影响。

【技术实现步骤摘要】
【国外来华专利技术】用于减轻半导体管芯中应力的布线层相关申请案本申请是2009年10月23日提交的美国专利申请序列号12/604,584的部分继续，所述申请的内容在此以引入方式并入本文。
本专利技术大体上涉及半导体方块，且更具体说来涉及用于半导体管芯的布线层设计。专利技术背景现代半导体封装是通过在半导体晶片上形成多个集成电路来制造的。晶片通常被切成小块-切割成单个的块-每个小块称为管芯。每个管芯包括一个表面上的一个或更多个集成电路。这个表面（通常称为“活性表面”）包括称为输入/输出（I/O）焊盘的多个信号接口触点。管芯通常使用包括适于附接到外部电路板上的焊球的载体基板来封装。载体基板通常包括核心和在核心的任一侧上形成的一个或更多个堆积层。每个堆积层具有在介电材料层上形成的金属化或迹线。载体基板包括用于与管芯的I/O焊盘电互连的接合焊盘。基板上的迹线用以把个别接合焊盘与它们对应的焊球互连。可使用各种接合技术来在管芯上的I/O焊盘和基板上的接合焊盘之间形成可靠的电连接。两种最流行的技术是引线接合和倒装芯片组装。在引线接合中，管芯放置在载体基板上，其中它的活性表面背对载体基板。引线然后一端接合到管芯上的I/O焊盘，而另一端接合到基板上的对应的接合焊盘。然而，在倒装芯片组装中，当附接管芯时，管芯的活性表面朝向载体基板。称为焊料凸块的少量焊料在附接之前沉积到每个I/O焊盘上。然后熔融焊料凸块以把管芯上的每个I/O焊盘与基板上的对应的接合焊盘互连。管芯上的I/O焊盘可放置在管芯的活性表面上任何位置。例如，在一些方块中，I/O焊盘可分布在整个活性表面上，而在其它方块中，I/O焊盘可限于靠近管芯的外围边界。在任一状况下，管芯上的I/O焊盘通常不与它们最终附接到的基板上的接合焊盘对齐。如在倒装芯片组装期间所需要地，I/O焊盘也可彼此太接近以允许适当的焊料凸块形成。因此，把这些原始I/O焊盘重新分布到更适于焊料凸块形成的新的焊盘位置（称为凸块焊盘）常常是有利的。凸块焊盘然后可与基板上的接合焊盘对齐并使用焊料凸块来附接。为了把原始I/O焊盘重新分布到适于倒装芯片接合的新的凸块焊盘位置，布线层或重新分布层（RDL）通常在硅晶片上形成或者在个别管芯上的活性表面上形成。布线层通常在薄介电层上形成，在所述薄介电层上形成导电迹线以把每个I/O焊盘与对应的凸块焊盘互连。迹线与管芯的下层被介电材料隔离，除了它们互连的I/O焊盘处。布线层允许I/O驱动器放置在管芯中任何位置，而不需要考虑基板接合焊盘的位置。I/O驱动器因此可自由放置在管芯中，因为重新分布层将使它凸块焊盘上形成的焊料凸块与基板上的接合焊盘对齐。布线层的使用也简化了基板的形成，且常产生较少堆积层，从而降低了成本。布线层可取决于布线需要而包括多个介电材料层和相关迹线。常在顶部布线层上形成钝化层，以保护金属迹线不暴露于空气。钝化层中的开口暴露凸块焊盘。凸块下金属化（UBM）通常在暴露的凸块焊盘上形成，以提供低电阻电连接到焊料凸块，从而附接到基板。焊料凸块通常例如通过沉积焊膏来在凸块焊盘的UBM上形成。在倒装芯片连接期间，重新分布的凸块焊盘上形成的焊料凸块与基板中对应的接合焊盘对齐，然后回流或熔融以形成可靠电和机械触点。在半导体管芯附接到基板之后，它的焊料凸块在操作期间常经受机械和热应力。每个凸块焊盘有助于吸收否则将影响布线层中下面的介电层的一些应力。为了缓冲来自焊料凸块的所述应力，每个凸块焊盘常制成至少与它对应的UBM一样大（常实质大于它对应的UBM）。然而，这是不利的，因为较大凸块焊盘减小了可用于在布线层中布线导电迹线的区域，从而导致可潜在危及信号完整性的迹线和凸块焊盘的密集的设置。另外，必须在大凸块焊盘周围布线的迹线可能需要更长，从而增大了它们的电阻和电容。迹线上增大的电阻和电容常导致功率迹线中的电压降和信号迹线较长的传播延迟。另外，较新、较小的方块常需要小得多的凸块焊盘来增大它们布线需要的可用区域，且常使用脆性介电材料。一种用于减小凸块焊盘尺寸的已知方法是在小凸块焊盘顶部形成的大UBM之间使用聚酰亚胺，以助于减轻可影响管芯的介电层的应力。然而，不幸的是，这增大了封装成本且可能不能与脆性介电层工作良好。因此，需要允许增大迹线的数量而不会危及信号完整性并保护介电层免受热和机械应力影响的半导体管芯。专利技术概要根据本专利技术的一个方面，提供一种半导体管芯，包括：在一片半导体晶片的一个表面上形成的集成电路；与所述集成电路互连的多个输入/输出（I/O）焊盘；和布线层。所述布线层包括：在一个表面上形成的介电层；和在所述介电层上形成的多个导电迹线，所述导电迹线中的每个在所述I/O焊盘中的一个I/O焊盘与所述介电层上形成的多个凸块焊盘中的一个凸块焊盘之间延伸。所述半导体管芯也包括多个凸块下金属化（UBM），各自具有用于附接多个焊料凸块的各自的焊料凸块的顶面；和比所述顶面小且与所述凸块焊盘中各自的凸块焊盘物理接触的底部接触表面。所述导电迹线中的至少一些靠近所述凸块焊盘通过而不接触所述凸块焊盘，通过所述UBM中的一个UBM的顶面下面，以机械增强靠近所述UBM中的一个UBM的布线层。根据本专利技术的又一方面，提供一种半导体管芯，包括：在一个表面上形成的至少一个集成电路，和连接到所述集成电路的多个输入/输出（I/O）焊盘；包括以下的布线层：在所述管芯的所述表面上形成的介电层，和在所述介电层上形成的多个导电迹线，所述导电迹线中的每个在所述I/O焊盘中的一个I/O焊盘与所述介电层上形成的多个凸块焊盘中的一个凸块焊盘之间延伸；和在所述凸块焊盘上形成的多个焊料凸块，用于把所述集成电路与基板电互连。所述凸块焊盘中的至少一个包括在半径大于或等于在所述每个凸块焊盘上形成的对应的凸块下金属化（UBM）的顶面的平均半径的圆限定区域中。所述导电迹线中的至少一些通过所述圆限定区域而不接触包括的凸块焊盘，以机械增强靠近所述包括的凸块焊盘的所述布线层。本领域技术人员在结合附图参看本专利技术的特定实施方案的以下描述之后将显而易见本专利技术的其它方面和特征。附图简述在仅以举例的方式描述本专利技术的实施方案的附图中，图1是把I/O焊盘重新分布到凸块焊盘的常规半导体管芯的常规布线层的平面图；图2是常规半导体管芯的垂直剖面图；图3是图2的常规半导体管芯的部分的平面图；图4是本专利技术的实施方案的示范性半导体管芯的部分的垂直剖面图；图5是图4示出的示范性半导体管芯的部分的平面图；图6是图4的示范性半导体管芯的另一剖面图；图7是示出图5的示范性凸块焊盘和图4的常规凸块焊盘的相对尺寸的图；图8是图4的半导体管芯的示范性布线层的平面图；图9是图8的平面图，其中为达与示范性凸块焊盘比较的目的绘出了常规凸块焊盘的外罩；图10是本专利技术的实施方案的示范性半导体管芯的部分的垂直剖面图；图11是图10示出的示范性半导体管芯的部分的平面图；和图12是图10的半导体的布线层的平面图。具体实施方式图1示出常规半导体管芯100的布线层的平面图。管芯100包括形成集成电路的部分的原始I/O焊盘114A、114B、114C（个别或统称为I/O焊盘114），和适于进行倒装芯片焊料凸块形成的重新分布的凸块焊盘104A、104B、104C、104D（个别或统称为凸块焊盘104）。导电迹线122A、122本文档来自技高网...

【技术保护点】
一种半导体管芯，包括：i）在一片半导体晶片的一个表面上形成的集成电路；ii）与所述集成电路互连的多个输入/输出（I/O）焊盘；iii）包括以下的布线层：在所述一个表面上形成的介电层；和在所述介电层上形成的多个导电迹线，所述导电迹线中的每个从所述I/O焊盘中的一个延伸；iv）多个凸块下金属化（UBM），各自包括用于附接多个焊料凸块的各自的焊料凸块的顶面；其中所述导电迹线中的至少一个通过所述UBM中的一个UBM的顶面下面，且在几何结构上设置成机械增强靠近所述UBM中的所述一个UBM的所述布线层。

【技术特征摘要】
【国外来华专利技术】2011.04.22 US 13/092,5191.一种用在半导体管芯中的布线层，所述半导体管芯具有用于附接焊料凸块的多个凸块下金属化，所述布线层包括：i)把所述凸块下金属化中的对应的凸块下金属化与在管芯上形成的集成电路的多个输入/输出(I/O)焊盘互连的多个导电迹线，所述凸块下金属化中的每个所述对应的凸块下金属化直接从所述导电迹线中的一个导电迹线延伸，所述导电迹线中的所述一个导电迹线进一步延伸超出所述凸块下金属化中的所述对应的凸块下金属化并延伸到用于至少一个其他的相关凸块下金属化的各自的接触点用于在它们之间实现电通信；至少一个其他的导电迹线通过所述凸块下金属化中的一个凸块下金属化下面而不接触所述凸块下金属化中的所述一个凸块下金属化，所述至少一个其他的导电迹线配置成用以机械增强靠近所述凸块下金属化中的所述一个凸块下金属化的所述布线层。2.如权利要求1所述的布线层，其中所述多个导电迹线中的每个包括以下至少一个：铜、铝、金、铅、锡、银、铋、锑、锌、镍、锆、镁、铟、碲和镓。3.如权利要求1所述的布线层，还包括介电层，其中所述多个导电迹线在所述介电层上形成。4.如权利要求1所述的布线层，其还包括多个导电迹线层，所述导电迹线层中的每个由至少一个介电层与所述多个导电迹线层中的另一导电迹线层隔开。5.如权利要求1所述的布线层，其中，焊料凸块形成在所述凸块下金属化顶部。6.如权利要求1所述的布线层，其中，所述导电迹线中的至少一些包括功率迹线、接地迹线和信号迹线中的一个。7.一种制造半导体管芯以使管芯具有与多个输入/输出(I/O)焊盘互连的集成电路(IC)的方法，所述方法包括：i)在介电层上形成多个导电迹线，所述迹线把多个凸块下金属化中的对应的凸...

【专利技术属性】
技术研发人员：罗登·托帕奇奥，加布里埃尔·翁，
申请(专利权)人：ATI科技无限责任公司，
类型：
国别省市：