制造半导体封装件的方法技术

本发明专利技术公开一种制造半导体封装件的方法。至少一个半导体芯片安装在封装衬底上。绝缘模制层在其中形成有导电连接构件的区中形成在具有至少一个凹槽的半导体芯片的两侧处，所述凹槽在模制层内界定一个或多个突出部。中间层定位在具有导电连接构件的突出部上，所述导电连接构件在封装的上表面上的导电垫与封装衬底的下表面上的导电垫之间进行连接并提供电连接。突出部可通过在中间层的下表面与封装衬底的上表面之间界定垂直间距来将中间层定位在垂直方向上。突出部还可将中间层定位在一个或多个水平方向上及/或在将中间层连接到封装衬底期间防止实质性移动。底部填充树脂层可被注入到中间层与封装衬底之间的其余空间中。

【技术实现步骤摘要】
制造半导体封装件的方法[相关申请的交叉参考]本申请主张在2017年7月17日提出申请的韩国专利申请第10-2017-0090453号的优先权，所述韩国专利申请的全部内容并入本申请供参考。
本专利技术概念涉及一种制造半导体封装件的方法。
技术介绍
随着电子产业的发展，越来越需要电子产品具有高性能、高速度及紧凑的尺寸。为应对这一趋势，已开发出许多堆叠方法，例如将多个半导体芯片堆叠在单个衬底上或者将封装件堆叠在另一个封装件上。其中各个封装件彼此堆叠的结构被称为层叠封装件(Package-On-Package，POP)。还存在一种在封装件上安装有中间层(interposer)的中间层层叠封装件结构。
技术实现思路
本文所述实施例涉及半导体封装件及制造半导体封装件的方法。根据一些实例，一种制造半导体封装件的方法包括：将多个第一导电凸块贴附到设置在第一衬底的上表面上的相应的第一导电垫；对中间层提供多个第二导电凸块，所述多个第二导电凸块贴附到位于所述中间层的底表面上的相应的第二导电垫；将第一半导体芯片以倒装芯片形式安装到所述第一衬底，这包括将所述第一半导体芯片电连接到设置在所述第一衬底的所述上表面上的第三导电垫；在所述第一衬底的上表面上形成绝缘模制层，所述绝缘模制层沿所述第一半导体芯片的侧壁延伸且具有至少与所述第一半导体芯片的上表面一样高的上表面，所述绝缘模制层的上表面中形成有凹槽，所述凹槽的两侧对应于模制层的朝上延伸的突出部的两侧，其中所述第一导电凸块在所述凹槽的底表面处相对于绝缘模制层被暴露出；将所述中间层放置在所述第一衬底上以使位于所述中间层的底表面上的所述多个第二导电凸块中的每一者与所述多个第一导电凸块中的对应一个第一导电凸块接触，以提供多对相互接触的第一导电凸块与第二导电凸块，且使得所述中间层的底表面与所述突出部的上表面接触；执行回流工艺(reflowprocess)来将所述多对相互接触的所述第一导电凸块与所述第二导电凸块中的每一对合并以形成多个导电连接构件，每一个导电连接构件在位于所述第一衬底的上表面上的对应的第一导电垫与位于所述中间层的底表面上的对应的第二导电垫之间延伸；使底部填充树脂在所述中间层与所述第一衬底之间的空间中流动，以环绕并包封所述导电连接构件；以及切割所述第一衬底以形成所述半导体封装件，所述半导体封装件包括所述第一半导体芯片及与所述中间层接触的所述突出部的至少一些部分。在一些实例中，可在所述第一衬底的上表面上形成所述绝缘模制层以覆盖并环绕所述第一导电凸块，且接着可对所述模制层进行蚀刻以在所述模制层中提供凹槽，以界定朝上延伸的突出部并暴露出所述第一导电凸块。根据一些实例，一种半导体封装件包括：封装衬底，包括位于所述封装衬底的上表面上的第一导电垫及第三导电垫；中间层，具有位于中间层的底表面上的第二导电垫；第一半导体芯片，以倒装芯片形式安装到所述第一衬底的上表面，所述第一半导体芯片电连接到位于所述第一衬底的上表面上的所述第三导电垫；绝缘模制层，在所述第一衬底的上表面与所述中间层的底表面之间延伸，所述绝缘模制层包括沿所述第一半导体芯片的侧壁延伸的部分且具有至少与所述第一半导体芯片的上表面一样高的上表面，所述绝缘模制层包括凹槽以在所述模制层中界定朝上延伸的突出部，所述朝上延伸的突出部与所述中间层的底表面接触，且所述绝缘模制层包括位于所述凹槽的底表面中的多个孔；多个导电连接构件，每一个导电连接构件在位于所述第一衬底的上表面上的对应的第一导电垫与位于所述中间层的底表面上的对应的第二导电垫之间延伸并对所述对应的第一导电垫与所述对应的第二导电垫进行电连接，且每一个导电连接件位于对应的孔内；及底部填充树脂，填充所述中间层与所述第一衬底之间的所述凹槽以环绕所述导电连接构件。所述突出部可被形成为具有与位于所述中间层的底表面上的各第二导电凸块的间距关联的间距，以在将中间层连接到封装衬底时引导中间层。导电连接构件可被相似地定位成与所述突出部的间距关联。将通过参照以下详细说明来理解进一步改进。附图说明图1示出根据本专利技术概念示例性实施例的半导体封装件的平面图；图2示出沿图1所示线I-I'截取的剖视图；图3示出沿图1所示线II-II'截取的剖视图；图4示出图1至图3所示半导体封装件的透视图；图5示出图4所示局部透视图；图6示出根据本专利技术概念示例性实施例的半导体封装件的剖视图；图7及图8分别示出图6所示区段P1及区段P2的放大图；图9至图12、图13A、图13B、图14及图15示出制造图1至图5所示半导体封装件的方法的剖视图；图16示出根据本专利技术概念示例性实施例的半导体封装件的平面图；图17示出具有图16所示平面图的半导体封装件的透视图；图18示出根据本专利技术概念示例性实施例的半导体封装件的平面图；图19示出沿图18所示线III-III'截取的剖视图；图20示出根据本专利技术概念示例性实施例的半导体封装件的平面图；图21示出根据本专利技术概念示例性实施例的半导体封装件的平面图；图22示出根据本专利技术概念示例性实施例的半导体封装件的剖视图。具体实施方式在下文中，将结合附图来详细阐述本专利技术概念的示例性实施例以有助于清楚地理解本专利技术概念。应理解，例如“第一”、“第二”、“第三”等序数词通常被简单地用作某些元件、步骤等的标签以区分各个元件、步骤等。在说明书中未使用“第一”、“第二”等阐述的用语在权利要求书中仍可被称为“第一”或“第二”。另外，采用特定序数(例如，在特定权利要求项中采用“第一”)提及的用语在别处可采用不同的序数(例如，在说明书或另一个权利要求项中采用“第二”)进行阐述。为易于说明，在本文中可能使用例如“在...之下(beneath)”、“在...下面(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述例如(举例来说)图中所示的位置关系。应理解，除图中所绘示的定向外，所述空间相对性用语还囊括器件的不同定向。图1示出根据本专利技术概念示例性实施例的半导体封装件的平面图。图2示出沿图1所示线I-I'截取的剖视图。图3示出沿图1所示线II-II'截取的剖视图。图4示出图1至图3所示半导体封装件的透视图。图5示出图4所示局部透视图。具体来说，图5示出模制层18的三维结构。为易于说明起见，在本文中可能使用例如“在...之下”、“在...下面”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述例如(举例来说)图中所示的位置关系。应理解，除图中所绘示的定向外，所述空间相对性用语还囊括器件的不同定向。参照图1至图5，根据本专利技术概念示例性实施例的半导体封装件100可具有其中将中间层IP堆叠在下部封装LP上的结构。下部封装LP可包括第一衬底10及安装在第一衬底10上的半导体芯片30。第一衬底10可包括由例如由绝缘材料(例如，环氧树脂或聚酰亚胺)形成的若干个层以及夹置在所述若干个层之间的多个布线层(wiringlayer)形成的衬底芯体10a，以在半导体芯片30与位于半导体封装件100外部的器件之间提供电连接。第一衬底10可包括第一下导电垫12。第一衬底10包括第一下绝缘层11a作为底表面。第一衬底10的顶表面上可设置有彼此间隔开的第一上导电垫14a与第二上导电垫14本文档来自技高网...

【技术保护点】
1.一种制造半导体封装件的方法，其特征在于，包括：将多个第一导电凸块贴附到相应的第一导电垫，所述第一导电垫设置在第一衬底的上表面上；对中间层提供多个第二导电凸块，所述多个第二导电凸块贴附到相应的第二导电垫，所述第二导电垫位于所述中间层的底表面上；将第一半导体芯片以倒装芯片形式安装到所述第一衬底，这包括将所述第一半导体芯片电连接到设置在所述第一衬底的上表面上的第三导电垫；在所述第一衬底的所述上表面上形成绝缘模制层，以覆盖并环绕所述第一导电凸块，所述绝缘模制层沿所述第一半导体芯片的侧壁延伸且具有至少与所述第一半导体芯片的上表面一样高的上表面；对所述绝缘模制层进行蚀刻以在所述绝缘模制层中提供凹槽，以界定由被蚀刻的所述绝缘模制层形成的朝上延伸的突出部并暴露出所述第一导电凸块；将所述中间层放置在所述第一衬底上，以使位于所述中间层的底表面上的所述多个第二导电凸块中的每一者接触所述多个第一导电凸块中的对应一个第一导电凸块，以提供多对相互接触的第一导电凸块与第二导电凸块，且使得所述中间层的底表面接触所述突出部的上表面；执行回流工艺来将所述多对相互接触的所述第一导电凸块与所述第二导电凸块中的每一对合并，以形成多个导电连接构件，所述多个导电连接构件中的每一者在位于所述第一衬底的上表面上的对应的第一导电垫与位于所述中间层的底表面上的对应的第二导电垫之间延伸；使底部填充树脂在所述中间层与所述第一衬底之间的空间中流动，以环绕并包封所述导电连接构件；以及切割所述第一衬底以形成所述半导体封装件，所述半导体封装件包括所述第一半导体芯片及与所述中间层接触的所述突出部的至少一些部分。...

【技术特征摘要】
2017.07.17 KR 10-2017-0090453;2018.04.18 US 15/9561.一种制造半导体封装件的方法，其特征在于，包括：将多个第一导电凸块贴附到相应的第一导电垫，所述第一导电垫设置在第一衬底的上表面上；对中间层提供多个第二导电凸块，所述多个第二导电凸块贴附到相应的第二导电垫，所述第二导电垫位于所述中间层的底表面上；将第一半导体芯片以倒装芯片形式安装到所述第一衬底，这包括将所述第一半导体芯片电连接到设置在所述第一衬底的上表面上的第三导电垫；在所述第一衬底的所述上表面上形成绝缘模制层，以覆盖并环绕所述第一导电凸块，所述绝缘模制层沿所述第一半导体芯片的侧壁延伸且具有至少与所述第一半导体芯片的上表面一样高的上表面；对所述绝缘模制层进行蚀刻以在所述绝缘模制层中提供凹槽，以界定由被蚀刻的所述绝缘模制层形成的朝上延伸的突出部并暴露出所述第一导电凸块；将所述中间层放置在所述第一衬底上，以使位于所述中间层的底表面上的所述多个第二导电凸块中的每一者接触所述多个第一导电凸块中的对应一个第一导电凸块，以提供多对相互接触的第一导电凸块与第二导电凸块，且使得所述中间层的底表面接触所述突出部的上表面；执行回流工艺来将所述多对相互接触的所述第一导电凸块与所述第二导电凸块中的每一对合并，以形成多个导电连接构件，所述多个导电连接构件中的每一者在位于所述第一衬底的上表面上的对应的第一导电垫与位于所述中间层的底表面上的对应的第二导电垫之间延伸；使底部填充树脂在所述中间层与所述第一衬底之间的空间中流动，以环绕并包封所述导电连接构件；以及切割所述第一衬底以形成所述半导体封装件，所述半导体封装件包括所述第一半导体芯片及与所述中间层接触的所述突出部的至少一些部分。2.根据权利要求1所述的方法，其特征在于，所述突出部包括第一突出部及第二突出部，所述第一突出部沿所述第一半导体芯片的至少一侧壁延伸，在对所述第一衬底进行切割时，所述第二突出部被切割成使所述第二突出部的一侧形成所述半导体封装件的一侧的一部分。3.根据权利要求2所述的方法，其特征在于，对于所述半导体封装件的垂直横截面而言，所述凹槽包括在所述第一突出部与所述第二突出部之间连续地延伸的部分。4.根据权利要求3所述的方法，其特征在于，对于所述半导体封装件的所述垂直横截面而言，所述导电连接构件中的第一导电连接构件是相邻于所述第二突出部形成，且所述第一导电连接构件在水平方向上与所述第二突出部间隔开不超过所述第一导电连接构件的最大水平宽度的50％。5.根据权利要求4所述的方法，其特征在于，对于所述半导体封装件的所述垂直横截面而言，所述导电连接构件中的第二导电连接构件是相邻于所述第一突出部形成，在所述第二导电连接构件与所述第一突出部之间不存在其他导电连接构件，且所述第二导电连接构件在水平方向上与所述第一突出部间隔开至少所述第二导电连接构件的最大水平宽度。6.根据权利要求3所述的方法，其特征在于，还包括：在形成所述绝缘模制层以覆盖所述第一导电凸块之后且在将所述中间层放置在所述第一衬底上之前，在所述凹槽的底表面中提供多个分立的孔以暴露出所述第一导电凸块。7.根据权利要求6所述的方法，其特征在于，所述导电连接构件中的每一者位于对应的孔内并与所述对应的孔的侧壁间隔开。8.根据权利要求7所述的方法，其特征在于，在俯视图中，所述孔中的每一者具有与位于所述孔中的对应的导电连接构件的形状共形的形状。9.根据权利要求8所述的方法，其特征在于，在提供所述多个分立的孔之后且在执行回流工艺之前，所述孔中的至少一个孔的侧壁延...

【专利技术属性】
技术研发人员：金相昱，金宣澈，薛珍暻，张炳旭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR