集成电路封装件及其形成方法技术

提供了一种用于形成集成电路(IC)封装件的方法。在一些实施例中，形成包括划线、第一IC管芯、第二IC管芯和钝化层的半导体工件。所述划线分离第一和第二IC管芯，并且钝化层覆盖第一和第二IC管芯。第一IC管芯包括电路和电耦合到电路的焊盘结构。焊盘结构包括第一焊盘、第二焊盘和桥。桥在划线内并将第一焊盘连接到第二焊盘。钝化层被图案化以暴露第一焊盘而不暴露第二焊盘，并且通过第一焊盘在电路上实施测试。沿着划线切割半导体工件以使第一和第二IC管芯个体化，并且移除桥。还提供了一种集成电路封装件。

Integrated Circuit Package and Its Formation Method

A method for forming integrated circuit (IC) packages is provided. In some embodiments, a semiconductor workpiece comprising a scribe, a first IC core, a second IC core and a passivation layer is formed. The scribed line separates the first and second IC core, and the passivation layer covers the first and second IC core. The first IC core comprises a pad structure of a circuit and an electrically coupled circuit. The pad structure includes the first pad, the second pad and the bridge. The bridge is in the drawing line and connects the first pad to the second pad. The passivation layer is patterned to expose the first pad without exposing the second pad, and tested on the circuit through the first pad. Semiconductor workpieces are cut along the scribed lines to individualize the first and second IC core and remove the bridge. An integrated circuit package is also provided.

【技术实现步骤摘要】
集成电路封装件及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及集成电路封装件及其形成方法。
技术介绍
在集成电路(IC)的批量制造期间，在半导体衬底上形成多个IC管芯。然后将IC管芯分离和封装。一种用于封装IC管芯的工艺是芯片级封装(CSP)工艺。例如，CSP工艺可以是将单个IC管芯封装在IC管芯的管芯面积的约1.0-1.2倍之间的直接表面贴装封装件中的封装工艺。
技术实现思路
根据本专利技术的一方面，提供了一种用于形成集成电路(IC)封装件的方法，所述方法包括：形成包括划线区域、第一IC管芯和第二IC管芯的半导体工件，其中，所述划线区域分离并邻接所述第一IC管芯和所述第二IC管芯，其中，所述第一IC管芯包括电路和电耦合到所述电路的焊盘结构，其中，所述焊盘结构包括第一焊盘、第二焊盘和桥，并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘；以及沿着所述划线区域切割所述半导体工件以使所述第一IC管芯和所述第二IC管芯个体化，其中，所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。根据本专利技术的另一方面，提供了一种集成电路(IC)封装件，包括：IC管芯，包括电路、第一焊盘、第二焊盘和钝化层，其中，所述钝化层覆盖所述第二焊盘并且限定覆盖所述第一焊盘的开口，所述第一焊盘电浮置并且具有损坏的顶面，其中，所述第二焊盘电耦合到所述电路并且具有没有损坏的顶面，并且所述第一焊盘、所述第二焊盘和所述钝化层部分地限定所述IC管芯的公共侧壁；以及外部连接件，沿着所述公共侧壁从所述IC管芯的底部延伸到与所述第二焊盘横向接触。根据本专利技术的又一方面，提供了一种用于形成集成电路(IC)封装件的方法，所述方法包括：形成包括划线区域、第一IC管芯和第二IC管芯的半导体工件，其中，所述划线区域分离并邻接所述第一IC管芯和所述第二IC管芯，并且所述第一IC管芯包括电路；在所述第一IC管芯上形成U形焊盘结构，其中，所述U形焊盘结构包括第一焊盘、第二焊盘和桥，其中，所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以连接所述第一焊盘和所述第二焊盘，并且所述第一焊盘通过所述桥和所述第二焊盘电耦合到所述电路；形成覆盖所述半导体工件和所述U形焊盘结构的钝化层；在所述钝化层中实施蚀刻以形成暴露所述第一焊盘的电路探测(CP)开口但没有暴露所述第二焊盘；通过所述电路探测开口使用所述第一焊盘在所述电路上实施第一轮电路探测测试；形成覆盖所述电路和所述钝化层的滤色器的阵列；形成覆盖所述滤色器的阵列的微透镜的阵列；通过所述电路探测开口使用所述第一焊盘在所述电路上实施第二轮电路探测测试；沿着所述划线区域切割所述半导体工件以使所述第一IC管芯和所述第二IC管芯个体化，其中，所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘，并且所述第一焊盘在完成所述切割时电浮置；以及形成沿着所述第一IC管芯的侧壁从与所述第二焊盘的侧壁横向接触延伸到所述第一IC管芯的下侧的外部连接件。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A-图1C至图4A-图4C示出了使用受保护的芯片级封装(CSP)焊盘结构来形成集成电路(IC)封装件的方法的一些实施例的一系列示图。图5示出了图1A-图1C至图4A-图4C的方法的一些实施例的流程图。图6-图9、图10A、图10B、图11、图12A、图12B、图13-图19、图20A、图20B和图21-图26示出了图1A-图1C至图4A-图4C的方法的一些更详细的实施例的一系列示图。图27示出了图6-图9、图10A、图10B、图11、图12A、图12B、图13-图19、图20A、图20B和图21-图26的方法的一些实施例的流程图。图28A-图28C示出了根据图27的方法形成的IC封装件的一些实施例的示图。具体实施方式以下公开内容提供了用于实现本专利技术的不同部件的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，在本文中可以使用诸如“在...之下”、“在...下面”、“下部”、“在...之上”、“上部”等的空间相对术语来描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的取向之外，空间相对术语旨在包含在使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在本文中使用的空间相对描述符同样可以作出相应地解释。许多电子器件包括互补金属氧化物半导体(CMOS)图像传感器(CIS)。根据用于形成CIS封装件的方法，在半导体衬底上形成多个集成电路(IC)管芯。每个IC管芯包括图像感测电路和多个焊盘。焊盘沿着IC管芯的外围横向地延伸并且被钝化层覆盖。此外，焊盘电耦合到图像感测电路。在IC管芯形成之后，在钝化层中形成开口以暴露焊盘，并且使用焊盘在图像感测电路上实施第一轮电路探测(CP，circuitprobe)测试。假设第一轮CP测试是令人满意的(positive)，则在每个IC管芯上堆叠地形成滤色器阵列和微透镜阵列。此外，使用焊盘实施第二轮CP测试。假设第二轮CP测试是令人满意的，则实施芯片级封装(CSP)工艺。切割半导体衬底以个体化IC管芯并暴露焊盘的侧壁。此外，外部连接件为形成沿着IC管芯的侧壁从与焊盘的侧壁直接接触延伸到IC管芯的下侧。该方法面临的挑战是，一旦开始第一轮CP测试，焊盘易受腐蚀和其他损坏。例如，在后续处理(例如，第一轮CP测试或形成滤色器阵列)期间产生的氯离子和其他污染物可能腐蚀焊盘。损坏焊盘可能会对CIS的功能和性能产生负面影响。例如，损坏可能会使焊盘的接触电阻增加到图像感测电路在第二轮CP测试中可能会失败的点。此外，损坏焊盘可能会对CIS的可靠性造成负面影响。例如，由于对焊盘的损坏，外部连接件可能与焊盘接合不良，从而导致随时间的推移而分层。通过氯离子或其他污染物从焊盘扩散到外部连接件中并损坏外部连接件可能会使这种问题加剧。鉴于上述内容，本申请的各种实施例提供了使用受保护的CSP焊盘结构来形成IC封装件(例如，CIS封装件)的方法。在一些实施例中，形成包括划线区域、第一IC管芯、第二IC管芯和钝化层的半导体工件。划线区域将第一IC管芯和第二IC管芯分离和邻接，并且钝化层覆盖第一IC管芯和第二IC管芯。第一IC管芯包括电路和电耦合到该电路的焊盘结构。该焊盘结构包括第一焊盘、第二焊盘和桥。桥位于划线区域内，并从第一焊盘延伸至第二焊盘，以将第一焊盘连接至第二焊盘。钝化层被图案化以暴露第一焊盘而不暴露第二焊盘，并且通过第一焊盘在电路上实施测试(例如，CP测试)本文档来自技高网...

【技术保护点】
1.一种用于形成集成电路(IC)封装件的方法，所述方法包括：形成包括划线区域、第一集成电路管芯和第二集成电路管芯的半导体工件，其中，所述划线区域分离并邻接所述第一集成电路管芯和所述第二集成电路管芯，其中，所述第一集成电路管芯包括电路和电耦合到所述电路的焊盘结构，其中，所述焊盘结构包括第一焊盘、第二焊盘和桥，并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘；以及沿着所述划线区域切割所述半导体工件以使所述第一集成电路管芯和所述第二集成电路管芯个体化，其中，所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。

【技术特征摘要】
2017.06.30 US 62/527,164;2017.11.29 US 15/825,3131.一种用于形成集成电路(IC)封装件的方法，所述方法包括：形成包括划线区域、第一集成电路管芯和第二集成电路管芯的半导体工件，其中，所述划线区域分离并邻接所述第一集成电路管芯和所述第二集成电路管芯，其中，所述第一集成电路管芯包括电路和电耦合到所述电路的焊盘结构，其中，所述焊盘结构包括第一焊盘、第二焊盘和桥，并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘；以及沿着所述划线区域切割所述半导体工件以使所述第一集成电路管芯和所述第二集成电路管芯个体化，其中，所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。2.根据权利要求1所述的用于形成集成电路封装件的方法，其中，所述半导体工件包括覆盖所述第一焊盘和所述第二焊盘的钝化层，并且所述方法还包括：在所述钝化层中实施蚀刻以形成暴露所述第一焊盘的开口，但不暴露所述第二焊盘，并且在所述第二焊盘被所述钝化层完全覆盖的同时实施所述切割。3.根据权利要求2所述的用于形成集成电路封装件的方法，还包括：通过所述开口使用所述第一焊盘在所述电路上实施电路探测(CP)测试。4.根据权利要求2所述的用于形成集成电路封装件的方法，其中，所述第一集成电路管芯还包括像素传感器的阵列，并且所述方法还包括：形成覆盖所述像素传感器的阵列并且凹进到所述钝化层的顶部中的滤色器的阵列；以及形成覆盖所述滤色器的阵列的微透镜的阵列。5.根据权利要求4所述的用于形成集成电路封装件的方法，还包括：通过所述开口使用所述第一焊盘在所述电路上实施第一轮电路探测(CP)测试，其中，在实施所述蚀刻和形成所述滤色器的阵列之间实施所述第一轮电路探测测试；以及通过所述开口使用所述第一焊盘在所述电路上实施第二轮电路探测测试，其中，在形成所述微透镜的阵列和切割所述半导体工件之间实施所述第二轮电路探测测试。6.根据权利要求2所述的用于形成集成电路封装件的方法，还包括：在实施所述蚀刻和切割所述半导体工件之间在所述第一焊盘上形成腐蚀，其中，所述腐蚀通过所述开口...

【专利技术属性】
技术研发人员：李岳川，陈嘉展，刘璟衡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71