大规模集成电路和信息处理系统技术方案

本公开涉及LSI和信息处理系统。控制器LSI连接到具有深度断电模式DPM的SPI闪存并使SPI闪存进入DPM，然后使其本身进入使RAM中的数据丢失的低功耗模式LPM。本发明专利技术解决了由于数据丢失而在从LPM返回时控制器LSI不能从DPM释放外围设备的问题。控制器LSI包括CPU、RAM以及将SPI命令发送到闪存的SPI控制单元。SPI命令包括使闪存进入DPM的断电命令和使其从DPM释放的释放命令。在从LPM返回时，控制器LSI使控制单元将释放命令发送到闪存，不管它是处于DPM还是正常模式。

【技术实现步骤摘要】
大规模集成电路和信息处理系统相关申请的交叉引用2013年2月25日提交的日本专利申请N0.2013-34362的公开，包括说明书、附图和摘要，通过引用整体合并于此。
本专利技术涉及控制具有断电模式的外围设备的控制器LSI (大规模集成电路)和配备有控制器LSI的信息处理系统，更特别地，涉及能将自己置于低功耗模式并且适用于信息处理系统的控制器LSI。
技术介绍
近来，全社会致力于改善能源效率，确保半导体系统的低功耗几乎是不可缺少的要求。配备有低功耗模式的产品的数量越来越大；产品不仅包括带有CPU (中央处理单元)的微计算机，而且还包括诸如RAM (随机访问存储器)和ROM (只读存储器)之类的外部外围设备。关于外部R0M，正在进行从一般使用的可同时访问的并行NOR闪存(注册商标)(NOR-Flash)到具有较少针脚的可执行与一般使用的NOR闪存的功能等效的功能的SPINOR闪存的迁移。为了利用更少针脚来执行等效功能，SPI NOR闪存设计成通过SPI (串行外围接口)通信(这是板载IC (集成电路)之间的通信模式之一)的通信信道基于命令获得访问。最近的设备具有低功耗模式功能，所谓的深度断电(DPD)模式(DPM)，其也可基于命令来执行。响应于深度断电命令(DP命令)，设备进入深度断电模式，而响应于RES (从深度断电释放)命令，从深度断电模式返回到正常模式。越来越需要LSI作为控制器来实施操控低功耗模式功能的功能。日本未审专利公开N0.2010-55419公开了降低NOR闪存的功耗的技术。NOR闪存具有DH)功能，该功能使NOR闪存进入深度断电模式以降低功耗，并且响应于与其连接的存储器控制单元提供的Dro信号进入Dro状态和从Dro状态返回。当存储器控制单元在预定时间长度内没有接收到访问NOR闪存的请求时，存储器控制单元使NOR闪存进入Dro状态。
技术实现思路
本专利技术的专利技术人研究了日本未审专利公开N0.2010-55419并且发现其中的下列新问题。不仅外围设备(诸如前述NOR闪存之类的被控制设备)，而且各种类型的控制器LSI (诸如微计算机之类的对外围设备进行控制的控制设备)需要具有相等级别的低功耗模式。有各种级别的低功耗模式。例如，某些低功耗模式通过降低电源电压，通过降低操作时钟频率或停止操作时钟，通过暂停向某些不需要的功能块供电灯来实现。维持低功耗的特别有效的模式是深度断电模式，其中暂停向尽可能多的组件供应电力。例如，某些控制器LSI是微计算机，其每个包括CPU和内建RAM，并且被设计为利用从外部ROM加载到RAM的程序来操作CPU，该控制器LSI进入深度断电模式以暂停向CPU和RAM供应电力。控制器LSI向低功耗模式(RAM的电力供应被关闭)的转变使加载到RAM的程序和保持在RAM中的中间数据丢失。在前述控制器LSI用于控制NOR闪存或具有深度断电模式的其他类型外围设备的情况下，尤其是在控制器LSI和外围设备设计成仅基于命令被控制的情况下，可能会发生下列问题。控制器LSI将断电命令(DP命令)发送到具有深度断电模式的外围设备以使它进入深度断电模式。为了从深度断电模式释放外围设备，控制器LSI向外围设备发出释放命令(RES命令)。控制器LSI将外围设备已经向深度断电模式转变的信息存储为状态或中间数据，并且在需要释放外围设备时向外围设备发出释放命令(RES命令)。由于这样，在控制器LSI已经使外围设备进入深度断电模式直到它从深度断电模式释放外围设备的时间，控制器LSI不能向低功耗模式(例如，深度断电模式)转变，这会丢失储存在内部易失性存储器中的内容。假设在使外围设备进入深度断电模式之后控制器LSI进入低功耗模式，导致存储在内部易失性存储器中的内容丢失，那么关于外围设备转变到深度断电模式的信息(状态和中间数据)也丢失，因此当外围设备需要从深度断电模式释放时，控制器LSI不能发出释放命令(RES命令)。下面是用于解决前述问题的措施。其他问题和本专利技术的新颖特点将从本说明书中的下列描述以及附图变得显然。下面将示出根据本专利技术的实施例。实施例涉及可连接到外围设备的控制器LSI，外围设备响应于断电命令进入断电模式，并且响应于释放命令从断电模式返回到正常模式，控制器LSI配置为如下。控制器LSI包括CPU、可从CPU访问的易失性存储器、以及向外围设备发送命令(包括断电命令和释放命令)的控制单元。控制器LSI具有多种操作模式，包括其中存储在易失性存储器中的数据被丢失的低功耗模式。在从低功耗模式返回时，控制器LSI使控制单元发送释放命令，不管外围设备是处于断电模式还是处于正常模式。下面将简要描述实施例产生的效果。实施例可解决由于在使外围设备进入断电模式之后控制器LSI转变到低功耗模式导致的存储在易失性存储器中的数据的丢失，从低功耗模式返回的控制器LSI不能从断电模式释放外围设备的问题。【附图说明】图1是示出根据第一实施例的LSI的配置的框图；图2是示出根据第二实施例的控制器LSI的配置的框图；图3是示出根据第三实施例的控制器LSI的配置的框图；图4是示出根据第三实施例的控制器LSI的操作的流程图；图5是示出根据第四实施例的控制器LSI的配置的框图；图6是示出根据第五实施例的控制器LSI的配置的框图；图7是示出根据第六实施例的控制器LSI的配置的框图；以及图8是示出根据第六实施例的控制器LSI的操作的流程图。【具体实施方式】1.实施例概要首先，概述此处公开的本专利技术的代表性实施例。在下面对代表性实施例的一般描述中，出于引用目的在括号中给出的附图中的附图标记(数字)仅是落在由附图标记标识的组件的概念内的元件的示范。[I]〈在从低功耗模式返回时RES命令的发送>根据代表性实施例的LSI (I)配置如下。LSI可连接到外围设备(10)。外围设备响应于断电命令(DP命令)进入断电模式(DPM)，而响应于释放命令(RES命令)从断电模式返回到正常模式。当外围设备处于断电模式时，除释放命令以外的任何命令都不能将外围设备从断电状态释放。LSI包括CPU (7)、可从CPU访问的易失性存储器(RAM) (3)、以及向外围设备发送命令(包括断电命令和释放命令)的控制单元(2)。另外，LSI具有多种操作模式，包括丢失存储在易失性存储器中的数据的低功耗模式。LSI配置为当LSI从低功耗模式返回时使控制单元发送释放命令至外围设备。此配置可以防止如下问题:因为在将外围设备移动到断电模式之后LSI向低功耗模式的转变使存储在易失性存储器中的数据丢失，所以即使在LSI从低功耗模式返回之后，外围设备也不能从断电模式释放。[2]〈RES命令在引导序列顶部的发送>在章节[I]中，LSI还包括可以执彳丁引导序列的引导控制器(15)。随着引导控制器执行引导序列，可由CPU执行的程序被从外围设备加载到所示易失性存储器。引导序列配置为在加载该程序之前使控制单元发送释放命令至外围设备(步骤35)。此配置可防止如下问题:因为LSI向低功耗模式的转变使存储在易失性存储器中的将要由LSI的CPU运行的程序丢失，所以即使在LSI从低功耗模式返回之后，外围设备也不能从断电模式释放。因此，用于CPU的程序被再次适当地加载到易失性存储器中。[3]<本文档来自技高网...

【技术保护点】
一种能连接到外围设备的大规模集成电路LSI，所述外围设备响应于断电命令而进入断电模式，响应于释放命令从断电模式释放到正常模式，并且当处于所述断电模式时，即使它接收到除所述释放命令以外的任何其他命令也维持在所述断电模式，所述LSI包括：CPU；可从所述CPU访问的易失性存储器；以及将包括所述断电命令和所述释放命令的命令发送到所述外围设备的控制单元，其中，所述LSI具有多种操作模式，包括使存储在所述易失性存储器中的数据丢失的低功耗模式，且当所述LSI从所述低功耗模式释放时，所述LSI使所述控制单元将所述释放命令发送到所述外围设备。

【技术特征摘要】
2013.02.25 JP 2013-0343621.一种能连接到外围设备的大规模集成电路LSI，所述外围设备响应于断电命令而进入断电模式，响应于释放命令从断电模式释放到正常模式，并且当处于所述断电模式时，即使它接收到除所述释放命令以外的任何其他命令也维持在所述断电模式，所述LSI包括: CPU ； 可从所述CPU访问的易失性存储器；以及 将包括所述断电命令和所述释放命令的命令发送到所述外围设备的控制单元， 其中，所述LSI具有多种操作模式，包括使存储在所述易失性存储器中的数据丢失的低功耗模式，且 当所述LSI从所述低功耗模式释放时，所述LSI使所述控制单元将所述释放命令发送到所述外围设备。2.根据权利要求1所述的LSI，还包括: 能执行引导序列的引导控制器， 其中，随着所述引导控制器执行所述引导序列，能由所述CPU执行的程序被从所述外围设备加载到所述易失性存储器，且 所述引导序列配置为在加载所述程序之前将所述释放命令从所述控制单元发送到所述外围设备。3.根据权利要求2所述的LSI， 其中，所述外围设备是具有深度断电模式的闪存，所述LSI还包括: 符合SPI通信标准的串行通信端子，用于从所述控制单元向所述外围设备发送包括所述断电命令和所述释放命令的命令。4.根据权利要求2所述的LSI， 其中，所述LSI在所述引导序列中选择是在加载所述程序之前使所述控制单元将所述释放命令发送到所述外围设备，还是加载所述程序而不发送所述释放命令。5.根据权利要求1所述的LSI， 其中，在所述LSI从所述低功耗模式返回并且然后使所述控制单元将所述释放命令发送到所述外围设备之后，所述LSI等待预定时间长度，然后开始发布除所述释放命令以外的常规命令。6.根据权利要求1所述的LSI， 其中，在所述LSI从所述低功耗模式返回并且然后使所述控制单元将所述释放命令多次发送到所述外围设备之后，所述LSI开始发布除所述释放命令以外的常规命令。7.根据权利要求6所述的LSI，还包括: 指定当所述LSI从所述低功耗模式释放时从所述控制单元向所述外围设备发送所述释放命令的数量的端子。8.根据权利要求1所述的LSI， 其中，在所述LSI从所述低功耗模式返回并且然后使所述控制单元将所述释放命令发送到所述外围设备之后，所述LSI发布读取命令，所述读取命令是从所述外围设备读取预定数据的请求，所述LSI进行等待，直到对所述读取命令的响应匹配预定期望值，并且开始发布除所述释放命令以外的常规命令。9.根据权利要求8所述的LSI，其...

【专利技术属性】
技术研发人员：佐藤喜男，林英明，吉田高志，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP