芯片封装方法及芯片封装结构技术

本发明专利技术提供一种芯片封装方法及芯片封装结构，通过在元件晶圆的正面上形成具有气隙结构的干膜层，来增厚元件晶圆，从而可以在元件晶圆的背面减薄过程中以及减薄后转移元件晶圆的过程中支撑元件晶圆，便于对元件晶圆操作，避免元件晶圆翘曲；其次，在后续的晶片堆叠过程中，利用干膜层的气隙中空气的导热率相对载体较低的特点，使得热量得到很好的保温维持，解决了由于载体高导热率造成的高流通量瓶颈的问题；此外，由于干膜成型主要采用贴膜、曝光、显影等工艺，时间较短，对整体的封装时间影响较小。

【技术实现步骤摘要】
芯片封装方法及芯片封装结构
本专利技术涉及集成电路制造
，尤其涉及一种芯片封装方法及芯片封装结构。
技术介绍
芯片对晶圆(Chiponwafer，CoW)的封装技术作为先进的封装(Package)技术之一，能够在一元件晶圆(DeviceWafer)上预先识别出的良好芯片的位置上分别堆叠多个晶片(Die，即从晶圆上切割出来的一块具有完整功能的块)，实现三维半导体集成电路芯片(IC)的制造。CoW封装技术具有很多优点，例如能够实现半导体器件装置的高度集成化、缩小半导体封装的尺寸、减少了最终产品成本、简化组装工艺及提高良率等，但是该封装技术目前在实现高流通量(HighThroughput)的晶片堆叠(DieStacking)方面产生了瓶颈。
技术实现思路
本专利技术的目的在于一种芯片封装结构及芯片封装方法，能够实现高流通量的晶片堆叠。为了实现上述目的，本专利技术提供一种芯片封装方法，包括以下步骤：提供一具有正面和背面两相对表面的元件晶圆，在所述元件晶圆的正面上形成具有至少一个气隙的干膜层；对所述元件晶圆的背面进行减薄；将减薄后的元件晶圆正面上的干膜层粘贴到一载体上；在所述元件晶圆的背面上本文档来自技高网...

【技术保护点】
1.一种芯片封装方法，其特征在于，包括以下步骤：提供一具有正面和背面两相对表面的元件晶圆，在所述元件晶圆的正面上形成具有至少一个气隙的干膜层；对所述元件晶圆的背面进行减薄；将减薄后的元件晶圆正面上的干膜层粘贴到一载体上；在所述元件晶圆的背面上堆叠晶片；依次去除所述载体和所述干膜层。

【技术特征摘要】
1.一种芯片封装方法，其特征在于，包括以下步骤：提供一具有正面和背面两相对表面的元件晶圆，在所述元件晶圆的正面上形成具有至少一个气隙的干膜层；对所述元件晶圆的背面进行减薄；将减薄后的元件晶圆正面上的干膜层粘贴到一载体上；在所述元件晶圆的背面上堆叠晶片；依次去除所述载体和所述干膜层。2.如权利要求1所述的芯片封装方法，其特征在于，所述干膜层为叠层结构，由气隙层和粘附层交替层叠形成，所述气隙层中具有用于形成气隙的开口，且所述干膜层与所述元件晶圆的正面贴附在一起的层为气隙层，所述干膜层远离所述元件晶圆的正面的层为粘附层。3.如权利要求2所述的芯片封装方法，其特征在于，所述干膜层中，相邻两层气隙层中的开口全部相互对准、部分相互对准或者完全相互错位。4.如权利要求2所述的芯片封装方法，其特征在于，所述干膜层中，每层气隙层中具有多个均匀分布的开口，每个开口的侧壁厚度与其线宽之比1:10～1:1。5.如权利要求2所述的芯片封装方法，其特征在于，所述粘附层的材质包括感光树脂和粘合剂，所述感光树脂的导热系数小于0.20W/m*K。6.如权利要求2所述的芯片封装方法，其特征在于，每层所述气隙层和/或每层所述粘附层的厚度为40μm～50μm。7.如权利要求2所述的芯片封装方法，其特征在于，所述干膜层为四层叠层结构，包括两层气隙层和两层粘附层。8.如权利要求2所述的芯片封装方法，其特征在于，依次通过贴膜、曝光和显影工艺形成一层具有至少一个开口的气隙层；通过贴膜工艺在所述气隙层上形成粘附层，所述粘附层将所述气隙层中的所述开口封闭为气隙。9.如权...

【专利技术属性】
技术研发人员：陈彧，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31