封装结构及其制造方法技术

本发明专利技术实施例提供一种封装结构及其制造方法。封装结构包括第一芯片、第二芯片、封装模塑体、第一布线层、第一贯穿介层孔、第二贯穿介层孔、电磁干扰屏蔽层及导电部件。第一芯片包覆在封装模塑体内。第二芯片设置在封装模塑体上。第一布线层位在封装模塑体和导电部件之间并电性连接第一芯片及第二芯片。封装模塑体位于第二芯片和第一布线层之间。第一贯穿介层孔及第二贯穿介层孔包覆在封装模塑体内并电性连接第一布线层。第二贯穿介层孔位于第一芯片和第一贯穿介层孔之间。电磁干扰屏蔽层设置在第二芯片上并与第一贯穿介层孔接触。导电部件连接第一布线层。

Packaging structure and its manufacturing method

An embodiment of the invention provides an encapsulation structure and a manufacturing method. The packaging structure includes the first chip, the second chip, the encapsulation molded body, the first wiring layer, the first through interlayer hole, the second interpenetrating dielectric hole, the electromagnetic interference shielding layer and the conductive part. The first chip is coated in the encapsulation mold body. The second chip is set on the package mold. The first wiring layer is connected to the first chip and the two chip between the encapsulated mold and the conductive part and electrically connected. The encapsulated mold is located between the second chip and the first wiring layer. The first interlayer hole and the two penetration mesoporous hole are encapsulated in the encapsulation mold body and electrically connected to the first wiring layer. The second penetration mesoporous hole is located between the first chip and the first penetrating mesoporous hole. The electromagnetic interference shielding layer is set on the second chip and contacted with the first penetrating mesoporous hole. The conductive part is connected to the first wiring layer.

【技术实现步骤摘要】
封装结构及其制造方法
本专利技术实施例是有关于一种封装结构及其制造方法。
技术介绍
通常可以在整片半导体芯片上制造半导体组件和集成电路。在芯片层级工艺中，针对芯片中的芯片进行加工处理，并且可以将芯片与其他的半导体组件一起封装。目前各方正努力开发适用于芯片级封装的不同技术。
技术实现思路
本专利技术实施例提供封装结构，能有效地改善半导体封装结构电性性能。根据本专利技术实施例，封装结构包括至少一第一芯片、至少一第二芯片、封装模塑体、第一布线层、至少一第一贯穿介层孔、第二贯穿介层孔、电磁干扰屏蔽层及导电部件。第一芯片被包覆在封装模塑体内。第二芯片设置在封装模塑体上。第一布线层设置在封装模塑体上并电性连接至第一芯片以及第二芯片，其中封装模塑体位于第二芯片和第一布线层之间。第一贯穿介层孔被包覆在封装模塑体内并电性连接至第一布线层。第二贯穿介层孔被包覆在封装模塑体内并电性连接至第一布线层，且第二贯穿介层孔位于第一芯片和第一贯穿介层孔之间。电磁干扰屏蔽层设置在第二芯片上并与第一贯穿介层孔接触。导电部件连接第一布线层，其中第一布线层位于导电部件和封装模塑体之间。根据本专利技术实施例，封装结构包括第一芯片、封装模塑体、第一布线层、至少一贯穿孔、第二芯片、封装材料、电磁干扰屏蔽层及导电部件。第一芯片被包覆在封装模塑体内。第一布线层设置在封装模塑体上并电性连接至第一芯片。贯穿孔被包覆在封装模塑体内并电性连接至第一布线层。第二芯片设置在封装模塑体上并电性连接至第一布线层，其中封装模塑体位于第二芯片和第一布线层之间。封装材料设置在封装模塑体上并且位于第二芯片和封装模塑体之间，其中封装材料具有暴露出贯穿孔的至少一接触窗。电磁干扰屏蔽层设置在第二芯片上并通过接触窗与贯穿孔接触。导电部件连接第一布线层，其中第一布线层位于导电部件和封装模塑体之间。根据本专利技术实施例，封装结构的制造方法包括设置第一芯片于载体上。形成至少一第一贯穿介层孔于载体上。密封第一芯片以及第一贯穿介层孔于封装模塑体内。形成第一布线层于封装模塑体上，其中第一布线层电性连结至第一芯片以及第一贯穿介层孔。设置导电部件于第一布线层上，其中第一布线层位于封装模塑体和导电部件之间。从第一芯片以及第一贯穿介层孔移除载体。设置第二芯片于封装模塑体上，其中第二芯片电性连结至第一布线层，且封装模塑体位于第二芯片和第一布线层之间。设置封装材料于第二芯片以及封装模塑体上。对封装材料进行激光钻孔，以形成暴露出贯穿孔的至少一接触窗。形成电磁干扰屏蔽层于第二芯片上，其中电磁干扰屏蔽层通过接触窗与第一贯穿介层孔接触。为让本专利技术的上述揭露特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1到图12为依据一些本专利技术实施例的封装结构的制造方法的各种阶段所形成之封装结构之剖面示意图。图13到图17为依据一些本专利技术实施例的封装结构的局部放大的俯视示意图，以说明第一贯穿介层孔的各种设置态样。附图标号说明10：(半导体)封装结构、封装结构；112：载体；114：脱黏层；116：图案化介电层；116a：开口；121：第一贯穿介层孔；122：第二贯穿介层孔；130：第一芯片；130a：有源面；130b：接垫；130c：钝化层；130d：导电柱；130e：保护层；140：封装模塑体；150：第一布线层；152：聚合物介电层；154：金属层；160：导电部件；180：第二芯片；190：连接结构；200：封装材料；202：接触窗；210：电磁干扰屏蔽层；AK：校准标记；CL：切割线；DA：芯片附着膜；SE：密封结构。具体实施方式以下揭露内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及设置的具体实例是为了以简化的方式传达本专利技术实施例为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本专利技术实施例中可使用相同的组件符号及/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或设置本身之间的关系。另外，为了易于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所绘示的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。此外，文中所述用语诸如“第一”、“第二”等，其在文中的使用主要是便于描述图中所示相似或不同的组件或特征，并且可以根据叙述出现的顺序或上下文的描述而相互调换使用。图1到图12为依据一些本专利技术实施例的封装结构的制造方法的各种阶段所形成之封装结构之剖面示意图。在实施例中所描述的制造方法为晶片级封装工艺的一部分。在一些实施例中，图示绘出两个芯片以代表该晶片的多个芯片，并且绘示出一个或多个(半导体)封装结构10来代表依照所述封装结构的制造方法而获得的多个封装结构。在一些实施例中，如图1至图11所示，虚线表示两个(半导体)封装结构10之间的切割线CL。请参照图1，在一些实施例中，提供一载体112，而载体112可以是玻璃载体或可适用于封装结构的制造方法之任何合适的载体。在一些实施例中，载体112其上设置涂覆有一个脱黏层114，脱黏层114的材质可以是能够使载体112与位于其上的各层或芯片轻易脱离的任意材质。接着，形成一图案化介电层116于载体112上。在一些实施例中，形成图案化介电层116的方法例如是先在载体112上方形成一层介电材料层(未绘示)后，对图案化上述介电材料层以形成具有多个开口116a的图案化介电层116，其中开口116a暴露出脱黏层114。图案化介电层116可由适当的制作技术所形成，例如旋涂法、叠层法、沉积法或类似方法。在一些实施例中，图案化介电层116例如是聚合物层，其中聚合物层可以包括聚醯亚胺(polyimide)、聚苯并恶唑(polybenzoxazole；PBO)、苯环丁烯(benzocyclobutene；BCB)、味之素堆积膜(AjinomotoBuildupfilm；ABF)、阻焊(SolderResist；SR)膜或类似物。参照图2，在一些实施例中，形成一个或多个第一贯穿介层孔(throughinterlayervias)121于载体112上，且第一贯穿介层孔121与被开口116a暴露出的脱黏层114直接接触。在一些实施例中，第一贯穿介层孔121例如是贯穿整合扇出通孔(throughintegratedfan-out(InFO)vias)。在某些实施例中，于形成第一贯穿介层孔121的步骤中，同时形成一个或多个第二贯穿介层孔122于载体112上，且第二贯穿介层孔122与被开口116a暴露出的脱黏层114直接接触。在一些实施例中，二贯穿介层孔122例如是贯穿整合扇出通孔(throughintegratedfan-out(InFO)vias)。在某些实施例中，部分的第一贯穿介层本文档来自技高网...

【技术保护点】
一种封装结构，其特征在于，包括：至少一第一芯片，包覆在封装模塑体内；至少一第二芯片，设置在所述封装模塑体上；第一布线层，设置在所述封装模塑体上并电性连接至所述第一芯片以及所述第二芯片，其中所述封装模塑体位于所述第二芯片与所述第一布线层之间；至少一第一贯穿介层孔，包覆在所述封装模塑体内并电性连接至所述第一布线层；第二贯穿介层孔，包覆在所述封装模塑体内并电性连接至所述第一布线层，其中所述第二贯穿介层孔位于所述第一芯片与所述第一贯穿介层孔之间；电磁干扰屏蔽层，设置在所述第二芯片上并与所述第一贯穿介层孔相接触；以及导电部件，连接所述第一布线层，其中所述第一布线层位于所述导电部件与所述封装模塑体之间。

【技术特征摘要】
2016.07.21 US 15/215,6051.一种封装结构，其特征在于，包括：至少一第一芯片，包覆在封装模塑体内；至少一第二芯片，设置在所述封装模塑体上；第一布线层，设置在所述封装模塑体上并电性连接至所述第一芯片以及所述第二芯片，其中所述封装模塑体位于所述第二芯片与所述第一布线层之间；至少一第...

【专利技术属性】
技术研发人员：黄立贤，苏安治，陈宪伟，曾华伟，王若梅，杨天中，卢贯中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71