电子封装件及其制法制造技术

一种电子封装件及其制法，包括：绝缘层、嵌埋于该绝缘层中的电子元件、围绕于该电子元件周围的多个止挡块、以及位于该些止挡块周围的线路结构，其中该些止挡块位于该电子元件与该线路结构之间，以于形成该绝缘层时，通过该止挡块限制该电子元件的移动范围。

Electronic package and its manufacturing method

Including an electronic package and a preparation method thereof, and an insulating layer is embedded in the insulating layer of electronic components, electronic components arranged around the plurality of stop blocks, and is located in the stop block around the circuit structure, wherein the stop block is positioned between the electronic component and the circuit the structure, to form the insulating layer, through the stop block to limit the range of movement of electronic components.

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种封装结构，尤指一种电子封装件及其制法。
技术介绍
目前半导体封装技术包括打线式(Wirebonding)及覆晶式(FlipChip)半导体封装技术。参阅图1，悉知打线式半导体封装件1使用一导线架10，其具有一晶片座100及形成于晶片座100周围的多个导脚101，以将半导体晶片11通过银胶12黏接至该晶片座100上并以多个焊线13电性连接该半导体晶片11与该些导脚101，之后经由一封装胶体14包覆该半导体晶片11、晶片座100、焊线13及局部导脚101。然而，该银胶12以点胶(Dispenser)方式形成，因而于该半导体晶片11黏接该银胶12时，该半导体晶片11会稍微滑移，且于形成该封装胶体14时，该半导体晶片11会受到该封装胶体14的冲击作用力，故于上述情况的发生后，该半导体晶片11会产生偏移(如图1’所示的虚线所代表的半导体晶片11)，而此偏移量往往超出打线作业中可校正焊线13的接点的范围(焊线13由半导体晶片11打设至导脚101的作业需十分精确)，也就是该焊线13未能正确地打设于该导脚101上，致使该焊线13容易发生折损、结合力降低、或断裂而脱落等现象，进而影响应用该半导体封装件1的电子产品的良率。因此，如何避免悉知技术中的种种缺失，实已成为目前亟欲解决的课题。
技术实现思路
鉴于上述悉知技术的种种缺失，本专利技术提供一种电子封装件及其制法，以提高半导体封装件的电子产品的良率。本专利技术的电子封装件，包括：绝缘层；电子元件，其设于该绝缘层中；多个止挡块，其设于该绝缘层中并围绕于该电子元件周围；以及线路结构，其设于该绝缘层中并位于该些止挡块周围，使该些止挡块位于该电子元件与该线路结构之间。前述的电子封装件中，还包括设于该绝缘层上并接触该电子元件的散热件。本专利技术还提供一种电子封装件的制法，包括：提供一承载板，该承载板表面定义有相邻的布线区及置晶区；形成线路结构于该承载板的布线区上，且形成多个止挡块于该承载板的置晶区的边缘上；设置电子元件于该承载板的置晶区上；以及形成绝缘层于该承载板上，以包覆该电子元件、止挡块与线路结构。前述的制法中，复包括于形成该绝缘层后，移除部分或全部该承载板。前述的电子封装件及其制法中，该电子元件齐平(或外露)该绝缘层的表面。前述的电子封装件及其制法中，该止挡块齐平(或外露)于该绝缘层的表面。前述的电子封装件及其制法中，该线路结构具有多个布设于该承载板上(或于该止挡块周围)的导电线路及至少一布设于该导电线路上的导电柱。例如，该导电线路齐平(或外露于)该绝缘层的表面，且该导电柱为铜柱体或焊锡柱体，而该导电柱外露于该绝缘层的表面。前述的电子封装件及其制法中，还包括于形成该绝缘层前，该电子元件通过多个焊线电性连接该线路结构。前述的电子封装件及其制法中，还包括形成线路层于该绝缘层上，以令该线路层电性连接该电子元件与该线路结构。前述的电子封装件及其制法中，还包括于该绝缘层上形成多个电性连接该线路结构的导电元件。由上可知，本专利技术的电子封装件及其制法，主要通过该止挡块的设计，以限制该电子元件的移动范围，故于该电子元件黏结于该承载板上及形成该绝缘层时，该电子元件不会过度偏移，也就是偏移量不会超出打线作业中可校正焊线的接点的范围，避免发生如悉知技术的焊线折损或脱落等现象，进而有效提升该电子封装件的良率；再者，通过该止挡块的设计可提高电子元件的放置位置及电性连接该电子元件的精度，避免悉知制程需逐一识别对位而影响产出，进而实现大版面量产目的；另外，本专利技术可同时完成电子元件载具制作与电子元件封装制程，进而降低整体封装成本及生产时间。附图说明图1为悉知半导体封装件的剖视示意图；图1’为悉知半导体封装件的局部上视示意图；图2A至图2E为本专利技术的电子封装件的制法第一实施例的剖视示意图；图2A’为图2A的局部上视示意图；图2D’为图2D的局部上视示意图；图2E’为图2E的另一实施例的剖视示意图；图3A至图3C为本专利技术的电子封装件的制法第二实施例的剖视示意图；以及图3C’及图3C”为图3C的其它不同实施例的剖视示意图。其中，附图标记说明如下：1半导体封装件10导线架100晶片座101导脚11半导体晶片12银胶13,23焊线14封装胶体2,2’,3,3’,3”电子封装件20承载板200散热件21电子元件21a作用面21b非作用面210电极垫22止挡块24绝缘层24a第一表面24b第二表面25线路结构25a导电线路250打线垫251电性接触垫252,350导电迹线26,26’导电柱27,37导电元件33线路层330,331导电盲孔A置晶区B布线区。具体实施方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2E为本专利技术的电子封装件2的制法第一实施例的剖视示意图。如图2A及图2B所示，提供一如金属板的承载板20，该承载板20定义有相邻的布线区B及置晶区A，且形成一线路结构25于该承载板20的布线区B上，并形成多个止挡块22于该承载板20的置晶区A的边缘上。于本实施例中，该布线区B环绕呈矩形的该置晶区A的周围，且该些止挡块22环绕该置晶区A的边缘，如图2A’所示。此外，该线路结构25具有多个导电线路25a及多个设于部分该导电线路25a上的导电柱26，其中，该导电线路25a具有多个打线垫250、多个电性接触垫251及多个电性连接该打线垫250与该电性接触垫251的导电迹线252(如图2A’所示)，且各该导电柱26对应设于各该电性接触垫251上。又，通过电镀图案化制程，该些止挡块22与该些导电线路25a可一同制作，之后再以电镀方式制作该导电柱26，该导电柱26例如为铜柱体的金属柱。如图2C所示，设置一电子元件21于该承载板20的置晶区A上，使该些止挡块22环绕该电子元件21的周围。接着，进行打线制程，该电子元件21通过多个焊线23电性连接该些打线垫250，进而使该电子元件21通过该导电线路25a电性连接该导电柱26。于本实施例中，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该焊线23电性连接该打线垫250与该电极垫210，而该电子元件21以其非作用面21b通过胶材(图略)结合至该承载板20的置晶区A上。如图2D所示，形成一绝缘层24于该承载板20上，以包覆该电子元件21、止挡块22、焊线23与线路结构25，其本文档来自技高网...

【技术保护点】
一种电子封装件，其特征为，该电子封装件包括：绝缘层；电子元件，其设于该绝缘层中；多个止挡块，其形成于该绝缘层中并围绕该电子元件周围；以及线路结构，其形成于该绝缘层中并位于该些止挡块周围，以令该些止挡块位于该电子元件与该线路结构之间。

【技术特征摘要】
1.一种电子封装件，其特征为，该电子封装件包括：绝缘层；电子元件，其设于该绝缘层中；多个止挡块，其形成于该绝缘层中并围绕该电子元件周围；以及线路结构，其形成于该绝缘层中并位于该些止挡块周围，以令该些止挡块位于该电子元件与该线路结构之间。2.如权利要求1所述的电子封装件，其特征为，该电子元件外露于该绝缘层的表面。3.如权利要求1所述的电子封装件，其特征为，该止挡块外露于该绝缘层的表面。4.如权利要求1所述的电子封装件，其特征为，该线路结构具有多个布设于该止挡块周围的导电线路及至少一布设于该导电线路上的导电柱。5.如权利要求4所述的电子封装件，其特征为，该导电线路外露于该绝缘层的表面。6.如权利要求4所述的电子封装件，其特征为，该导电柱为铜柱体或焊锡柱体。7.如权利要求4所述的电子封装件，其特征为，该导电柱外露于该绝缘层的表面。8.如权利要求1所述的电子封装件，其特征为，该电子元件通过多个焊线电性连接该线路结构。9.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该绝缘层上并电性连接该电子元件与该线路结构的线路层。10.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括设于该绝缘层上并接触该电子元件的散热件。11.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该绝缘层上且电性连接该线路结构的多个导电元件。12.一种电子封装件的制法，其特征为，该制法包括：提供一承载板，其中该承载板表面定义有相...

【专利技术属性】
技术研发人员：胡竹青，刘晋铭，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾,71