晶片封装体及其制作方法技术

一种晶片封装体及其制作方法，该晶片封装体包含晶片、第一绝缘层、重布线层与钝化层。晶片具有感应器、至少一焊垫、相对的顶面与底面、及邻接顶面与底面的侧壁。感应器位于顶面。焊垫位于顶面的边缘。第一绝缘层位于晶片的底面与侧壁上。重布线层位于第一绝缘层上，且重布线层电性接触焊垫的侧面。重布线层至少部分凸出于焊垫而裸露。钝化层位于第一绝缘层与重布线层上，使未凸出焊垫的重布线层位于钝化层与第一绝缘层之间，而凸出焊垫的重布线层位于钝化层上。晶片封装体的感应器因无间隔件覆盖，可提升晶片封装体的感测能力。

Chip package and its fabrication method

A wafer packaging body and its fabrication method, which include a wafer, a first insulating layer, a heavy wiring layer and a passivation layer. The wafer has an inductor, at least one welding pad, a relative top surface and a bottom surface, and a side wall adjacent to the top surface and the bottom surface. The sensor is located on the top. The pad is located at the edge of the top surface. The first insulating layer is located on the bottom and the side wall of the wafer. The rewiring layer is located on the first insulating layer and the side of the electric contact pad of the rewiring layer. The rewiring layer is exposed at least partially out of the welding pad. The passivation layer is located on the first insulating layer and the heavy wiring layer, so that the rewiring layer of the unprojected pad is between the passivation layer and the first insulation layer, and the rewiring layer of the projection pad is located on the passivation layer. The sensor of the chip package can improve the sensing ability of the chip package because it is covered with no spacer.

【技术实现步骤摘要】
晶片封装体及其制作方法
本专利技术有关于一种晶片封装体及一种晶片封装体的制作方法。
技术介绍
一般而言，用于影像感测或指纹感测的晶片封装体可包含晶片、间隔件、重布线层(Redistributionlayer；RDL)与球栅阵列(Ballgridarray；BGA)。重布线层可从晶片的底面延伸至晶片的侧面，使得在晶片的底面的重布线层可用来电性连接球栅阵列的锡球，而在晶片的侧面的重布线层可用来电性连接晶片的导电垫。如此一来，外部电子装置便可通过锡球、重布线层与导电垫电性连接晶片的内部线路与感应器。在制作晶片封装体时，间隔件需覆盖尚未切割成晶片的晶圆的顶面与导电垫，以与晶圆的底面共同形成裸露导电垫侧面的凹口。受限于制程能力，间隔件的厚度需大于40μm，以避免在形成凹口时被贯穿。接着，重布线层可形成于晶圆的底面、晶圆朝向凹口的表面、导电垫侧面及凹口中的间隔件上。然而，在后续切割制程后，在晶片顶面的感应器因有间隔件覆盖，会降低晶片封装体的感测能力。
技术实现思路
本专利技术的一技术态样为一种晶片封装体。根据本专利技术一实施方式，一种晶片封装体包含晶片、第一绝缘层、重布线层与钝化层。晶片具有感应器、至少一焊垫、相对的顶面与底面、及邻接顶面与底面的侧壁。感应器位于顶面。焊垫位于顶面的边缘。第一绝缘层位于晶片的底面与侧壁上。重布线层位于第一绝缘层上，且重布线层电性接触焊垫的侧面。重布线层至少部分凸出于焊垫而裸露。钝化层位于第一绝缘层与重布线层上，使未凸出焊垫的重布线层位于钝化层与第一绝缘层之间，而凸出焊垫的重布线层位于钝化层上。本专利技术的一技术态样为一种晶片封装体的制作方法。根据本专利技术一实施方式，一种晶片封装体的制作方法包含下列步骤：使用暂时接合层将载板接合于晶圆上，其中晶圆具有感应器、至少一焊垫、相对的顶面与底面，感应器与焊垫位于顶面上且由暂时接合层覆盖；蚀刻晶圆的底面，使晶圆形成沟槽而裸露焊垫；形成覆盖晶圆的底面与沟槽的绝缘层；于沟槽中的绝缘层与暂时接合层形成凹口，使得焊垫的侧面从凹口裸露；于绝缘层、焊垫的侧面与凹口中的暂时接合层上形成重布线层，使得重布线层至少部分凸出于焊垫；以及移除暂时接合层与载板，使凸出焊垫的重布线层裸露。在本专利技术上述实施方式中，由于是使用暂时接合层将载板接合于晶圆上，因此当沟槽中的绝缘层形成裸露焊垫侧面的凹口时，凹口会延伸到暂时接合层中。待重布线层形成后，暂时接合层与载板便可移除，使得重布线层至少部分凸出于焊垫而裸露。如此一来，晶片封装体的感应器因无现有的间隔件覆盖，可提升晶片封装体的感测能力。本专利技术的一技术态样为一种晶片封装体的制作方法。根据本专利技术一实施方式，一种晶片封装体的制作方法包含下列步骤：于晶圆的顶面与焊垫的第一部分上形成间隔层，其中晶圆还具有感应器与背对顶面的底面，感应器与焊垫位于顶面上；使用暂时接合层将载板接合于晶圆上，使得感应器与焊垫的第二部分由暂时接合层覆盖，且间隔层位于暂时接合层与晶圆之间；蚀刻晶圆的底面，使晶圆形成沟槽而裸露焊垫；形成覆盖晶圆的底面与沟槽的绝缘层；于沟槽中的绝缘层与间隔层形成凹口，使得焊垫的侧面从凹口裸露；以及于绝缘层、焊垫的侧面与凹口中的间隔层上形成重布线层，使得重布线层至少部分凸出于焊垫。移除暂时接合层与载板，使焊垫的第二部分与间隔层裸露。附图说明图1绘示根据本专利技术一实施方式的晶片封装体的剖面图。图2绘示根据本专利技术一实施方式的晶片封装体的剖面图。图3绘示根据本专利技术一实施方式的晶片封装体的剖面图。图4绘示根据本专利技术一实施方式的晶片封装体的剖面图。图5绘示根据本专利技术一实施方式的晶片封装体的制作方法的流程图。图6绘示根据本专利技术一实施方式的晶圆与载板接合后的剖面图。图7绘示图6的晶圆形成沟槽后且沟槽由绝缘层覆盖后的剖面图。图8绘示图7的绝缘层与暂时接合层形成凹口后的剖面图。图9绘示图8的绝缘层、焊垫与暂时接合层形成重布线层后的剖面图。图10绘示图9的绝缘层与重布线层形成钝化层后且重布线层形成导电结构后的剖面图。图11绘示根据本专利技术一实施方式的晶圆上的支撑层与载板接合后的剖面图。图12绘示图11的晶圆形成沟槽后、沟槽由绝缘层覆盖后且绝缘层、支撑层与暂时接合层形成凹口后的剖面图。图13绘示图12的绝缘层、焊垫、支撑层与暂时接合层形成重布线层后、绝缘层与重布线层形成钝化层后且重布线层形成导电结构后的剖面图。图14至图17绘示根据本专利技术一实施方式的晶片封装体的制作方法的剖面图。其中，附图中符号的简单说明如下：100、100a、100b、100c：晶片封装体；105：间隔层；110：晶片；110a：晶圆；111：顶面；112：感应器；113：底面；114：焊垫；115：侧壁；116：侧面；117：沟槽；119：凹口；120：绝缘层；130：重布线层；132：第一区段；134：第二区段；136：第三区段；140：钝化层；142：开口；150：导电结构；160：绝缘层；170：粘胶层；180：保护片；190：支撑层；210：暂时接合层；220：载板；D1、D2：方向；H1、H2：厚度；L-L：线段；S1～S6：步骤；θ：钝角。具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。图1绘示根据本专利技术一实施方式的晶片封装体100的剖面图。如图所示，晶片封装体100包含晶片110、绝缘层120、重布线层130与钝化层140。晶片110具有感应器112、至少一焊垫114、相对的顶面111与底面113、及邻接顶面111与底面113的侧壁115。晶片110的材质可以为硅。感应器112可以为影像感应器(Imagesensor)或指纹感应器(Fingerprintsensor)，例如为CMOS影像感应器，但并不用以限制本专利技术。感应器112位于晶片110的顶面111，而焊垫114位于顶面111的边缘。焊垫114可通过晶片110的内部线路与感应器112电性连接。绝缘层120位于晶片110的底面113与侧壁115上。此外，重布线层130位于绝缘层120上，且重布线层130电性接触焊垫114的侧面116。重布线层130至少部分凸出于焊垫114而裸露，例如位在图1右侧焊垫114右上方的重布线层130凸出于焊垫114而裸露。钝化层140位于在晶片110底面113的绝缘层120上与重布线层130上，使未凸出焊垫114的重布线层130(例如位在图1右侧焊垫114左下方的重布线层130)位于钝化层140与绝缘层120之间，而凸出焊垫114的重布线层130位于钝化层140上。也就是说，凸出于焊垫114的重布线层130在钝化层140上的正投影不与晶片110在钝化层140上的正投影重叠，且凸出于焊垫114的重布线层130在钝化层140上的正投影不与焊垫114在钝化层140上的正投影重叠。由于晶片封装体100的感应器112无现有的间隔件覆盖，因此可提升晶片封装体100的感测能力。在本实施方式中，重布线层130具有依序相连的第一区段132、第二区段134与第三区段136。其中，本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包含：晶片，具有感应器、至少一焊垫、相对的顶面与底面、及邻接该顶面与该底面的侧壁，其中该感应器位于该顶面，该焊垫位于该顶面的边缘；第一绝缘层，位于该晶片的该底面与该侧壁上；重布线层，位于该第一绝缘层上，且电性接触该焊垫的侧面，且该重布线层至少部分凸出于该焊垫而裸露；以及钝化层，位于该第一绝缘层与该重布线层上，使未凸出该焊垫的该重布线层位于该钝化层与该第一绝缘层之间，而凸出该焊垫的该重布线层位于该钝化层上。

【技术特征摘要】
2016.07.08 US 62/360,0181.一种晶片封装体，其特征在于，包含：晶片，具有感应器、至少一焊垫、相对的顶面与底面、及邻接该顶面与该底面的侧壁，其中该感应器位于该顶面，该焊垫位于该顶面的边缘；第一绝缘层，位于该晶片的该底面与该侧壁上；重布线层，位于该第一绝缘层上，且电性接触该焊垫的侧面，且该重布线层至少部分凸出于该焊垫而裸露；以及钝化层，位于该第一绝缘层与该重布线层上，使未凸出该焊垫的该重布线层位于该钝化层与该第一绝缘层之间，而凸出该焊垫的该重布线层位于该钝化层上。2.根据权利要求1所述的晶片封装体，其特征在于，凸出于该焊垫的该重布线层在该钝化层上的正投影不与该晶片在该钝化层上的正投影重叠。3.根据权利要求1所述的晶片封装体，其特征在于，凸出于该焊垫的该重布线层在该钝化层上的正投影不与该焊垫在该钝化层上的正投影重叠。4.根据权利要求1所述的晶片封装体，其特征在于，该重布线层具有依序相连的第一区段、第二区段与第三区段，该第一区段位于在该底面的该第一绝缘层上，该第二区段位于在该侧壁的该第一绝缘层上，该第三区段凸出于该焊垫且位于该钝化层上。5.根据权利要求4所述的晶片封装体，其特征在于，该重布线层的该第一区段与该第三区段朝相反方向延伸，使得该重布线层呈阶梯状。6.根据权利要求4所述的晶片封装体，其特征在于，该晶片的该侧壁与该底面之间夹钝角，该重布线层的该第一区段与该第二区段之间夹钝角。7.根据权利要求1所述的晶片封装体，其特征在于，还包含：第二绝缘层，位于该晶片的该顶面上，且该重布线层至少部分凸出于该第二绝缘层而裸露。8.根据权利要求7所述的晶片封装体，其特征在于，还包含：粘胶层，覆盖该第二绝缘层与凸出该第二绝缘层的该重布线层；以及保护片，位于该粘胶层上。9.根据权利要求7所述的晶片封装体，其特征在于，还包含：支撑层，位于该第二绝缘层上，使得该第二绝缘层位于该支撑层与该晶片之间。10.根据权利要求9所述的晶片封装体，其特征在于，该重布线层至少部分凸出于该支撑层而裸露。11.根据权利要求10所述的晶片封装体，其特征在于，还包含：粘胶层，覆盖该支撑层与凸出该支撑层的该重布线层；以及保护片，位于该粘胶层上。12.根据权利要求9所述的晶片封装体，其特征在于，该支撑层的厚度介于5μm至15μm。13.根据权利要求9所述的晶片封装体，其特征在于，该支撑层的材料包含钛酸钡、二氧化硅或二氧化钛。14.根据权利要求1所述的晶片封装体，其特征在于，还包含：间隔层，位于至少部分的该焊垫上、至少部分的该钝化层上与凸出该焊垫的该重布线层上。15.一种晶片封装体的制作方法，其特征在于，包含下列步骤：使用暂时接合层将载板接合于晶圆上，其中该晶圆具有感应器、至少一焊垫、相对的顶面与底面，该感应器与该焊垫位于该顶面上且由该暂时接合层覆盖；蚀刻该晶圆的该底面，使该晶圆形成沟槽而...

【专利技术属性】
技术研发人员：林锡坚，陈智伟，谢俊池，陈岳廷，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾,71