晶片封装体及其制造方法技术

本发明专利技术提供一种晶片封装体及其制造方法，该晶片封装体包括：一半导体基底；一凹口，位于半导体基底内且邻接半导体基底的一侧边，其中半导体基底具有至少一间隔部，该至少一间隔部突出于凹口的一底部；一导线，设置于半导体基底上，且延伸至凹口内。本发明专利技术不仅能够降低与导线电性连接的导电结构的高度，还可减少应力而避免半导体基底破裂，且有效缩短导线的导电路径，进而增加输出信号的布局弹性。另外，由于半导体基底具有突出于凹口的底部的间隔部，因此可避免导线发生短路的问题，进而提升晶片封装体的可靠度。

【技术实现步骤摘要】
晶片封装体及其制造方法
本专利技术有关于一种晶片封装体及其制造方法，特别为有关于以晶圆级封装制程所形成的晶片封装体。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。制作晶片封装体的过程包括将在基底上形成与导电垫电性连接的多个导线，以及与导线电性连接的外部导电结构(例如，焊线或焊球)。然而，形成于基底上的外部导电结构使得晶片封装体的整体尺寸增加，而无法进一步缩小晶片封装体的尺寸。因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
技术实现思路
本专利技术提供一种晶片封装体，包括：一半导体基底；一凹口，位于半导体基底内且邻接半导体基底的一侧边，其中半导体基底具有至少一间隔部，至少一间隔部突出于凹口的一底部；一导线，设置于半导体基底上，且延伸至凹口内。本专利技术还提供另一种晶片封装体，包括：一半导体基底；一凹口，位于半导体基底内且邻接半导体基底的一侧边并横跨该侧边，其中凹口的一侧壁具有一第一部分及与第一部分邻接的一第二部分，且从俯视方向来看，第一部分与该侧边之间的一第一距离大于第二部分与该侧边之间的一第二距离；一导线，设置于半导体基底上，且延伸至凹口内。本专利技术还提供一种晶片封装体的制造方法，包括：提供一半导体基底；去除半导体基底的一部分，以在半导体基底内形成一凹口且在凹口内形成至少一间隔部，其中间隔部突出于凹口的一底部；在半导体基底上形成一导线，该导线延伸至凹口内。本专利技术还提供另一种晶片封装体的制造方法，包括：提供一半导体基底；去除半导体基底的一部分，以在半导体基底内形成一第一凹口，其中第一凹口具有一第一部分及与第一部分邻接的一第二部分，且从俯视方向来看，第一部分的两相对侧壁之间的一第一距离大于第二部分的两相对侧壁之间的一第二距离；在半导体基底上形成一导线，该导线延伸至第一凹口内。本专利技术不仅能够降低与导线电性连接的导电结构的高度，还可减少应力而避免半导体基底破裂，且有效缩短导线的导电路径，进而增加输出信号的布局弹性。另外，由于半导体基底具有突出于凹口的底部的间隔部，因此可避免导线发生短路的问题，进而提升晶片封装体的可靠度。附图说明图1A至1E绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。图2绘示出本专利技术一实施例的晶片封装体的局部立体示意图。图3及4绘示出本专利技术各种实施例的晶片封装体的平面示意图。图5绘示出本专利技术另一实施例的晶片封装体的制造方法的平面示意图。图6至10绘示出根据本专利技术各种实施例的晶片封装体的平面示意图。其中，附图中符号的简单说明如下：100半导体基底；100a第一表面；100b第二表面；101、102、103侧边；110晶片区；115装置区；120切割道区；130介电层；140开口；150导电垫；160钝化护层；200、220凹口；200a、200b、200c、200d、200e、200f、200g、200h、220a、220b、220c侧壁部分；210底部；300、310、320导线；400、400’间隔部；P1、P2、P3间距。具体实施方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。请参照图1E及2，其分别绘示出根据本专利技术一实施例的晶片封装体的剖面示意图及局部立体示意图。为了清楚显示相对位置关系，图2中并未绘示出图1E中的介电层130及钝化护(passivation)层160。在本实施例中，晶片封装体包括一半导体基底100、一凹口200、一间隔部400及多个导线300及310。半导体基底100具有一第一表面100a及与其相对的一第二表面100b，且包括多个晶片区110及分离晶片区110的一切割道区120。每一晶片区110内包括一装置区115，装置区115内可包括感测元件(未绘示)，例如影像感测元件。切割道区120用以分离出多个晶片封装体。在一实施例中，半导体基底100为一硅晶圆，以利于进行晶圆级封装。在本实施例中，半导体基底100的每一晶片区110中具有多个导电垫150，设置于第一表面100a上。导电垫150可为单层导电层或具有多层的导电层结构，且通过内连线结构(未绘示)而与装置区115内的感测元件电性连接。在本实施例中，晶片封装体还包括一介电层130，设置于半导体基底100的第一表面100a上。介电层130覆盖导电垫150，且具有露出导电垫150的开口。介电层130可包括单层介电层或具有多层的介电层结构。在本实施例中，介电层130可包括氧化物、氮化物或其他适合的介电材料。凹口200位于半导体基底100内且邻接于晶片封装体的半导体基底100的一侧边101(如图2所示)，并自第一表面100a朝第二表面100b延伸。在本实施例中，凹口200的侧壁可垂直或倾斜于半导体基底100的第一表面100a，且凹口200的底部可平行或非平行于半导体基底100的第一表面100本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一半导体基底；一凹口，位于该半导体基底内且邻接该半导体基底的一侧边，其中该半导体基底具有至少一间隔部，该至少一间隔部突出于该凹口的一底部；以及一导线，设置于该半导体基底上，且延伸至该凹口内。

【技术特征摘要】
2014.02.11 TW 1031043661.一种晶片封装体，其特征在于，包括：一半导体基底；一凹口，位于该半导体基底内且邻接该半导体基底的一侧边，其中该半导体基底具有至少一间隔部，该至少一间隔部突出于该凹口的一底部，且该至少一间隔部与该半导体基底由相同的材料所形成；以及一导线，设置于该半导体基底上，且延伸至该凹口内。2.根据权利要求1所述的晶片封装体，其特征在于，该至少一间隔部的高度等于或小于该凹口的深度。3.根据权利要求1所述的晶片封装体，其特征在于，该至少一间隔部沿着该导线的延伸方向而延伸至该侧边。4.根据权利要求1所述的晶片封装体，其特征在于，还包括另一导线，该另一导线延伸至该凹口内，其中该至少一间隔部位于该导线与该另一导线之间。5.根据权利要求1所述的晶片封装体，其特征在于，该半导体基底包括间隔排列的多个间隔部，且该导线延伸至所述间隔部中的两者之间。6.根据权利要求5所述的晶片封装体，其特征在于，还包括另一导线，该另一导线延伸至该凹口内，其中所述间隔部中的至少一个位于该导线与该另一导线之间。7.根据权利要求5所述的晶片封装体，其特征在于，所述间隔部之间具有相同或不同的间距。8.一种晶片封装体，其特征在于，包括：一半导体基底；一凹口，位于该半导体基底内且邻接该半导体基底的一侧边并横跨该侧边，其中从俯视方向来看，该凹口的一侧壁具有一第一部分及沿着该半导体基底的该侧边的方向与该第一部分邻接的一第二部分，且从该俯视方向来看，该第一部分与该侧边之间的一第一距离大于该第二部分与该侧边之间的一第二距离；以及一导线，设置于该半导体基底上，且延伸至该凹口内。9.根据权利要求8所述的晶片封装体，其特征在于，该凹口的该侧壁还包括一第三部分，该第三部分邻接于该第二部分，且从俯视方向来看，该第三部分与该侧边之间的一第三距离相同或不同于该第一距离。10.根据权利要求8所述的晶片封装体，其特征在于，该凹口还横跨该半导体基底中与该侧边相邻的至少一侧边。11.根据权利要求10所述的晶片封装体，其特征在于，该凹口具有横跨该至少一侧边的另一侧壁，且该另一侧壁具有一第一部分及与该第一部分邻接的一第二部分，且从俯视方向来看，该另一侧壁的该第一部分与该至少一侧边之间的一第三距离不同于该另一侧壁的该第二部分与该至少一侧边之间的一第四距离。12.根据权利要求11所述的晶片封装体，其特征在于，该第三距离或该第四距离相同或不同于该第二距离。13.根据权利要求8所述的晶片封装体，其特征在于，还包括另一凹口，该另一凹口位于该半导体基底内且与相对于该侧边的另一侧边邻接并横跨该另一侧边。14.根据权利要求13所述的晶片封装体，其特征在于，该另一凹口的一侧壁具有一第一部分及与该第一部分邻接的一第二部分，且从俯视方向来看，该另一凹口的该侧壁的该第一部分与该另一侧边之间的一第三距离不同于该另一凹口的该侧壁的该第二部分与该另一侧边之间的一第四距离。15.根据权利要求14所述的晶片封装体，其特征在于，该第三距离或该第四距离相同或不同于该第二距离。16.根据权利要求8所述的晶片封装体，其特征在于，该半导体基底包括至少一间隔部，该至少一间隔部突出于该凹口的一底部。17.根据权利要求16所述的晶片封装体，其特征在于，还包括另一导线，该另一导线延伸至该凹口内，其中该至少一间隔部位于该导线与该另一导线之间。18.根据权利要求16所述的晶片封装体，其特征在于，该半导体基底包括间隔排列的多个间隔部，且该导线延伸至所述间隔部中的两者之间。19.根据权利要求16所述的晶片封装体，其特征在于，还包括另一导线，该另一导线延伸至该凹口内，其中所述间隔部中的至少一个位于该导线与该另一导线之间。20.一种晶片封装体的制造方法，其特征在于，包括：提供一半导体基底；去除该半导体基底的一部分，以在该半导体基底内形成一凹口且在该凹口内形成至少一间隔部，其中该至少一间隔部突出于该凹口的一底部，且该至少一间隔部与该半导体基底由相同的材料所形成；以及在该半导体基底上形成一导线，该导线延伸至该凹口内。21.根据权利...

【专利技术属性】
技术研发人员：何彦仕，刘沧宇，林佳升，郑家明，张恕铭，曾姿雯，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71