本实用新型专利技术提供了一种具有高介电材料层的电晶体封装件，所述电晶体封装件从下至上包括集成电路层、硅层、铝层、封装金属片，所述集成电路层与所述硅层之间通过焊料层连接；所述铝层与所述硅层邻接；所述封装金属片与所述铝层之间通过焊料层连接；所述封装金属片一端与芯片漏极、源极的焊盘焊接，另一端与封装外引脚焊盘焊接，其特征在于：所述封装金属片为铜片，所述封装金属片的下表面与栅极引线对应的投影区域覆有高介电材料层。本实用新型专利技术提供的封装金属片底部具有高介电材料层的电晶体封装件，可满足大电流、大功率芯片封装的要求，适用任何形状的芯片设计，工艺简单，成本低，而且性能稳定，使用寿命长。
【技术实现步骤摘要】
本技术涉及半导体封装领域，尤其涉及一种具有高介电材料层的电晶体封装件。
技术介绍
半导体封装工艺中，用导线将半导体芯片上的电极与外部引脚焊接起来，即完成芯片与封装外引脚间的电路通路。电晶体这类半导体，具有三个极:漏极(drain)、源极(source)、栅极(gate)。它们与封装外引脚都是通过金属导线连接的。金属导线连接方式共有三种:1是丝线键合，即wire bond，所用的多为Au、Cu、Al线；2是金属锻带，如Al带；3是金属片焊接，即clip bond，如采用Cu片焊接等。栅极(gate)是采用丝线焊接的，漏极(drain)、源极(source)可以采用上述三种连接方式。现有半导体封装工艺中普遍采用丝线焊接，这种方法因性能稳定、效率高而被广泛应用，但缺点是不能适用大电流大功率的封装；应用最少的是采用金属片clip进行焊接，因为在现有技术中每种封装金属片只能适用于一种芯片，即每个芯片的设计不同，所适用的封装金属片形状也会不同，制备封装金属片的模具也不同，这样，每一种芯片设计就需要设计一套模具，无形中增大了芯片封装的成本，因而Clip bond在实际应用中很少。为此，本技术设计了一种万用型的封装金属片，可以应用于所有芯片，但由于本技术的万用型封装金属片与栅极上方的引线距离太近，封装金属片与引线之间就有可能发生电弧作用，从而击穿封装金属片与引线之间的电介质材料，造成短路从而损坏芯片，所以，本技术的核心内容就是为了找到解决这一技术问题的方法。中国专利200710128216.6公开了一种具铜线的半导体封装件及其打线方法，通过植设于承载件焊结点上的凸块，改善铜线于承载件焊结点上的焊着性，解决了缝点脱落的问题，但该技术方案不能适用于大功率芯片的封装。中国专利201320112889.3公开了一种半导体器件封装金属片连体件，包括散热片原始件、顶部连接片、中部连接片与底部连接片，该现有技术可以提高走位精度，散热效果好，但制作成本高，也没能解决封装件中击穿塑封材料的问题。上述现有技术虽然都涉及半导体封装件及打线工艺，但未解决封装件中击穿塑封介质材料这一技术问题。
技术实现思路
为了解决封装金属片与引线距离太近而导致因电弧作用击穿填充之间的电介质材料，从而造成短路损坏芯片这一技术问题，本技术提供了一种具有高介电材料层的电晶体封装件。本技术的技术方案是:一种具有高介电材料层的电晶体封装件，所述电晶体封装件从下至上包括集成电路层、硅层、铝层、封装金属片，所述集成电路层与所述硅层之间通过焊料层连接；所述铝层与所述硅层邻接；所述封装金属片与所述铝层之间通过焊料层连接；所述封装金属片一端与芯片漏极、源极的焊盘焊接，另一端与封装外引脚焊盘焊接，其特征在于:所述封装金属片为铜片，所述封装金属片的下表面与栅极引线对应的投影区域覆有高介电材料层。所述封装金属片覆盖半导体的漏极、源极、栅极。所述栅极与封装外引脚键合的方式为反向打线，即封装外引脚的焊盘作为第一焊点开始打线，线弧至栅极而止，栅极作为第二焊点。进一步，作为本技术一种优选的实施方式，所述高介电材料层覆盖栅极、及栅极引线上方区域。进一步，作为本技术一种可选的实施方式，所述高介电材料层为Al2O3或T12，形成所述高介电材料层的方法为磁控溅射、物理气相沉积、离子束辅助沉积、激光脉冲沉积法中的一种；所述高介电材料层的厚度为0.01-0.05mm。作为本技术一种可选的实施方式，所述高介电材料层为薄膜，所述薄膜为聚氯乙烯、聚酯、聚偏氟乙烯、聚酰亚胺中的一种。作为本技术一种可选的实施方式，所述高介电材料层为掺有有无机粉末的环氧树脂，所述无机粉末为滑石粉、碳酸钙、方解石中的一种或多种；所述高介电材料层的厚度为 0.01-0.12mm。作为本技术一种可选的实施方式，所述高介电材料层为聚酰胺和钛酸钡复合生成的复合材料。作为本技术一种可选的实施方式，所述高介电材料层为环氧树脂和CaCu3Ti4O1Jg合而成，所述高介电材料层采用丝网印刷的方式，印刷厚度为0.01-0.04mm。作为本技术一种可选的实施方式，所述高介电材料层为钛酸钡涂层，生成所述钛酸钡涂层的方法为离子喷涂法。与现有技术相比，本技术的有益效果是:本技术提供的封装金属片底部具有高介电材料层的电晶体封装件，可满足大电流、大功率芯片封装的要求，任何形状的芯片设计，工艺简单，成本低，而且性能稳定，使用寿命长。【附图说明】图1是有高介电材料层的电晶体封装件结构剖面图；图中标记说明:封装金属片(Clip) 2-1，丝线键接引脚2-3，栅极(gate)2_4，丝线2-5，高介电材料层2-6，集成电路层(Die Pad)2_7，硅层(Si)2_8，铝层(Al)2_9，焊料层(solder)2-10。【具体实施方式】以下结合附图和实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。实施例1如图1所示，一种具有高介电材料层的电晶体封装件，从下至上包括集成电路层2-7、硅层2-8、铝层2-9、封装金属片2-1，集成电路层2_7与硅层2_8之间通过焊料层2_10连接；铝层2-9与硅层2-8邻接；封装金属片2-1与铝层2-9之间通过焊料层连接。封装金属片2-1 —端与芯片漏极、源极的焊盘焊接，另一端与封装外引脚焊盘焊接。封装金属片2-1为铜片，封装金属片2-1的下表面与栅极引线对应的投影区域覆有高介电材料层2-6。(漏极、源极未在图上显示，漏极、源极为芯片上除去栅极的部分，各个芯片设计不同，漏极、源极区域也有所不同)封装金属片2-1覆盖半导体的漏极、源极、栅极2-4。其中，栅极(gate) 2-4与封装外引脚2-3键合的方式为反向打线，即封装外引脚的焊盘作为第一焊点开始打线，线弧至栅极2-4而止，栅极2-4作为第二焊点。高介电材料层覆盖封装金属片2-1底部除焊接区域的部分，但为了使工艺简单和节省成本，可以但覆盖栅极、及栅极引线上方区域的封装金属片底面。在本实施例中，高介电材料层为Al2O3或T1 2，形成高介电材料层的方法为磁控溅射、物理气相沉积、离子束辅助沉积、激光脉冲沉积法中的一种；所述高介电材料层的厚度为 0.01-0.05mm。实施例2参考图1，一种具有高介电材料层的电晶体封装件，从下至上包括集成电路层2-7、硅层2-8、铝层2-9、封装金属片2-1，集成电路层2_7与硅层2_8之间通过焊料层2_10连接；铝层2-9与硅层2-8邻接；封装金属片2-1与铝层2-9之间通过焊料层连接。封装金属片2-1 —端与芯片漏当前第1页1 2 本文档来自技高网...
【技术保护点】
一种具有高介电材料层的电晶体封装件，所述电晶体封装件从下至上包括集成电路层、硅层、铝层、封装金属片，所述集成电路层与所述硅层之间通过焊料层连接；所述铝层与所述硅层邻接；所述封装金属片与所述铝层之间通过焊料层连接；所述封装金属片一端与芯片漏极、源极的焊盘焊接，另一端与封装外引脚焊盘焊接，其特征在于：所述封装金属片为铜片，所述封装金属片的下表面与栅极引线对应的投影区域覆有高介电材料层。
【技术特征摘要】
【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。