【技术实现步骤摘要】
本专利技术涉及一种半导体封装工艺，尤其涉及一种内埋感测芯片的封装结构及其制法。
技术介绍
1、随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能及微小化的趋势。传统图像感测封装件(image sensor package)主要是将感测芯片配置于一芯片承载件上，并借由打线封装(wire bond)以电性导通该感测芯片承载件，接着于该感测芯片上方覆盖一如玻璃的透光件，以供图像光线能为该感测芯片所提取。借此，该完成封装的图像感测封装件即可供系统厂进行整合至如印刷电路板(pcb)等外部装置上，以供如数字相机(dsc)、数字摄影机(dv)、光学鼠标、移动电话、指纹辨识器等各式电子产品来应用。
2、目前半导体产针对3d感测元件的封装中，微型或薄化的发展是主要的目标之一。图1为现有半导体封装件的剖面示意图。如图1所示，该半导体封装件1于一封装基板11配置一垂直共振腔面放射激光(vertical cavity surface emitting laser，简称vcsel)型半导体芯片13(其具有感应区s且晶背具有金属层12)，再以打线方式形成一金(au)材导线14，以电性连接该半导体芯片13的电极垫130及该封装基板11，且为了得到较佳的电性需求而需进行多次打线，导致成本提高，其中，该半导体芯片13的背面采用极厚(厚度t大于1微米)的金(au)材作为该金属层12，以提升散热效果。之后，于该封装基板11上借由支撑件10架设一玻璃掩膜15，以保护该半导体芯片13及导线14，而避免结构受损。
3、然而，现有半导体封装件1
4、再者，该玻璃掩膜15需借由多个支撑件10设于该封装基板11上，也会增加该半导体封装件1的高度h，使得该半导体封装件1不易薄型化。
5、再者，散热用的金属层12采用金材的配置，不仅提高该半导体封装件1的材料成本，且亦增加该半导体封装件1的整体结构的高度h，致使该半导体封装件1难以符合微小化或薄化的需求。
6、因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的课题。
技术实现思路
1、有鉴于现有技术的问题，本专利技术提供一种内埋感测芯片的封装结构及其制法，可至少部分地解决现有技术的问题。
2、本专利技术的内埋感测芯片的封装结构，包括：封装层，具有相对的第一表面与第二表面；感测元件，埋设于该封装层中，且具有相对的正面与背面，其中，该正面具有外露于该封装层的第一表面的发光层与多个电极垫，且该背面具有金属化层，而该金属化层为单层金属层、单层合金层、多个层金属层或多个层合金层，其包含钛、镍、银、金或其组合、或其合金；第一线路层，结合该封装层的第二表面，其中，部分的该第一线路层与该感测元件的该背面相结合以承载该感测元件；第二线路层，设于该封装层的第一表面上，且电性连接该感测元件；以及多个导电柱，埋设于该封装层中并电性连接该第一线路层与第二线路层。
3、本专利技术亦提供一种内埋感测芯片的封装结构的制法，包括：于承载件上形成第一线路层；于该第一线路层上形成多个导电柱及配置至少一感测元件，其中，该感测元件具有相对的正面与背面，且该正面具有发光层与多个电极垫，该背面具有金属化层，且该金属化层为单层金属层、单层合金层、多个层金属层或多个层合金层，其包含钛、镍、银、金或其组合、或其合金；形成封装层于该承载件上以包覆该第一线路层、该感测元件及该多个导电柱，且该封装层未遮盖该发光层、该多个电极垫及该多个导电柱的一端面；于该封装层上形成第二线路层，以令该第二线路层电性连接该感测元件及该多个导电柱；以及移除该承载件，以外露该第一线路层。
4、前述的内埋感测芯片的封装结构及其制法中，该感测元件的该背面的该多个层金属层包含形成堆叠的钛层、镍层、钛层及银层。
5、前述的内埋感测芯片的封装结构及其制法中，还包括于设置该感测元件于该承载件上前，将透光层覆盖于该发光层上，且于形成该封装层后，令该透光层外露于该封装层。
6、前述的内埋感测芯片的封装结构及其制法中，该第二线路层延伸于该封装层中以形成导电盲孔，以令该第二线路层借由该导电盲孔电性连接该感测元件。
7、前述的内埋感测芯片的封装结构及其制法中，该感测元件以其背面借由结合层结合于该第一线路层上，且该结合层包含导电胶材(conductive paste)及/或散热胶材。
8、前述的内埋感测芯片的封装结构及其制法中，还包括于该封装层及该第二线路层上形成绝缘保护层，且该绝缘保护层未遮盖该发光层。
9、由上可知，本专利技术的内埋感测芯片的封装结构及其制法，主要借由将该感测元件嵌埋于该封装层中，且无需使用现有封装基板，故相较于现有技术，本专利技术能有效符合微小化或薄化的需求。
10、再者，本专利技术以该第二线路层直接电性连接该感测元件，因而无需以打线方式电性连接该感测元件与该第二线路层，故相较于现有技术，本专利技术不仅能节省材料成本，且无需考虑打线的线弧，因而能达到更好均匀性及更薄的厚度。
11、另外，本专利技术借由该透光层接触结合于该感测元件上，使该透光层埋设于该封装层中，因而无需于该封装层的第一表面上架设该透光层，故相较于现有技术，本专利技术更易于薄型化。
12、另外，本专利技术于该感测元件的晶背上电镀铜方式形成金属层，因而无需使用厚度极厚的金材，不仅能减少该封装结构的材料成本，且能有效降低该封装结构的厚度。
本文档来自技高网...【技术保护点】
1.一种内埋感测芯片的封装结构，包括：
2.如权利要求1所述的内埋感测芯片的封装结构，其中，该感测元件的该背面的该多个层金属层包含堆叠的钛层、镍层、钛层及银层。
3.如权利要求1所述的内埋感测芯片的封装结构，其中，该封装结构还包括设于该发光层上的透光层。
4.如权利要求1所述的内埋感测芯片的封装结构，其中，该第二线路层具有延伸于该封装层中的导电盲孔，以令该第二线路层借由该导电盲孔电性连接该感测元件。
5.如权利要求1所述的内埋感测芯片的封装结构，其中，该感测元件以其背面借由结合层结合于该第一线路层上，且该结合层包含导电胶材及/或散热胶材。
6.如权利要求1所述的内埋感测芯片的封装结构，其中，该封装结构还包括形成于该封装层及该第二线路层上的绝缘保护层，且该绝缘保护层未遮盖该发光层。
7.一种内埋感测芯片的封装结构的制法，包括：
8.如权利要求7所述的内埋感测芯片的封装结构的制法，其中，该感测元件的该背面的该多个层金属层包含形成堆叠的钛层、镍层、钛层及银层。
9.如权利要求7所述的内埋感测
10.如权利要求7所述的内埋感测芯片的封装结构的制法，其中，该第二线路层延伸于该封装层中以形成导电盲孔，以令该第二线路层借由该导电盲孔电性连接该感测元件。
11.如权利要求7所述的内埋感测芯片的封装结构的制法，其中，该感测元件以其背面借由结合层结合于该第一线路层上，且该结合层包含导电胶材及/或散热胶材。
12.如权利要求7所述的内埋感测芯片的封装结构的制法，其中，该制法还包括于该封装层及该第二线路层上形成绝缘保护层，且该绝缘保护层未遮盖该发光层。
...【技术特征摘要】
1.一种内埋感测芯片的封装结构，包括：
2.如权利要求1所述的内埋感测芯片的封装结构，其中，该感测元件的该背面的该多个层金属层包含堆叠的钛层、镍层、钛层及银层。
3.如权利要求1所述的内埋感测芯片的封装结构，其中，该封装结构还包括设于该发光层上的透光层。
4.如权利要求1所述的内埋感测芯片的封装结构，其中，该第二线路层具有延伸于该封装层中的导电盲孔，以令该第二线路层借由该导电盲孔电性连接该感测元件。
5.如权利要求1所述的内埋感测芯片的封装结构，其中，该感测元件以其背面借由结合层结合于该第一线路层上，且该结合层包含导电胶材及/或散热胶材。
6.如权利要求1所述的内埋感测芯片的封装结构，其中，该封装结构还包括形成于该封装层及该第二线路层上的绝缘保护层，且该绝缘保护层未遮盖该发光层。
7.一种内埋感测芯片的封装结构的制法，包括：
...【专利技术属性】
技术研发人员：许哲玮，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。