【技术实现步骤摘要】
本公开涉及一种半导体器件。更具体地，本公开涉及包括多桥沟道场效应晶体管(multi-bridge channel field effect transistor，mbcfettm)的半导体器件。
技术介绍
1、用于增加集成电路器件的集成密度的缩放方案之一是采用多栅极晶体管(multi-gate transistor)，在多栅极晶体管中，在衬底上形成鳍状或纳米线形状的硅体，并且在硅体的表面上形成栅极。
技术实现思路
1、本公开的目的是提供一种具有上沟道区堆叠在下沟道区上的结构的半导体器件，其中，坝结构设置在连接到下源极/漏极接触的贯通通路与上源极/漏极区之间，从而防止在贯通通路与上源极/漏极区之间发生短路。
2、根据一些实施例，提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案设置在所述衬底上并且在第一水平方向上延伸；栅电极，所述栅电极设置在所述有源图案上并且在与所述第一水平方向不同的第二水平方向上延伸；下源极/漏极区，所述下源极/漏极区设置在所述有源图案上并且在所述栅电极的至少一侧；上源极/漏极区，所述上源极/漏极区在垂直方向上与所述下源极/漏极区间隔开；下源极/漏极接触，所述下源极/漏极接触设置在所述下源极/漏极区与所述上源极/漏极区之间，并且连接到所述下源极/漏极区；上源极/漏极接触，所述上源极/漏极接触设置在所述上源极/漏极区上并且连接到所述上源极/漏极区；层间绝缘层，所述层间绝缘层围绕所述上源极/漏极区；贯通通路，所述贯通通路在所述垂直方向上
3、根据本公开的一些实施例，提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案设置在所述衬底上并且在第一水平方向上延伸；栅电极，所述栅电极设置在所述有源图案上并且在与所述第一水平方向不同的第二水平方向上延伸；下源极/漏极区，所述下源极/漏极区设置在所述有源图案上并且在所述栅电极的至少一侧；上源极/漏极区，所述上源极/漏极区在垂直方向上与所述下源极/漏极区间隔开；下源极/漏极接触，所述下源极/漏极接触设置在所述下源极/漏极区与所述上源极/漏极区之间，并且连接到所述下源极/漏极区；贯通通路，所述贯通通路在所述第二水平方向上与所述上源极/漏极区间隔开，并且连接到所述下源极/漏极接触；以及坝结构，所述坝结构设置在所述上源极/漏极区的所述第二水平方向上的两个相对侧壁中的每一者上，所述坝结构与所述上源极/漏极区接触，所述坝结构在所述第二水平方向上与所述贯通通路间隔开，所述坝结构在所述垂直方向上与所述下源极/漏极接触交叠，其中，所述坝结构包括：第一部分，所述第一部分与所述上源极/漏极区的第一侧壁接触；以及第二部分，所述第二部分与所述上源极/漏极区的第二侧壁接触，所述第二侧壁在所述第二水平方向上与所述上源极/漏极区的所述第一侧壁相对，所述第二部分在所述第二水平方向上与所述第一部分间隔开。
4、根据本公开的一些实施例，提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案设置在所述衬底上并且在第一水平方向上延伸；多个下纳米片，所述多个下纳米片堆叠在所述有源图案上以在垂直方向上彼此间隔开；隔离层，所述隔离层设置在所述多个下纳米片上；多个上纳米片，所述多个上纳米片堆叠在所述隔离层上以在所述垂直方向上彼此间隔开；栅电极，所述栅电极设置在所述有源图案上并且在不同于所述第一水平方向的第二水平方向上延伸，所述栅电极围绕所述多个下纳米片、所述隔离层和所述多个上纳米片中的每一者；下源极/漏极区，所述下源极/漏极区设置在所述有源图案上并且在所述多个下纳米片中的每个下纳米片的至少一侧；上源极/漏极区，所述上源极/漏极区设置在所述下源极/漏极区上并且在所述多个上纳米片中的每个上纳米片的至少一侧；下源极/漏极接触，所述下源极/漏极接触设置在所述下源极/漏极区与所述上源极/漏极区之间，并且连接到所述下源极/漏极区；上源极/漏极接触，所述上源极/漏极接触设置在所述上源极/漏极区上并且连接到所述上源极/漏极区；层间绝缘层，所述层间绝缘层围绕所述上源极/漏极区；贯通通路，所述贯通通路在所述垂直方向上延伸穿过所述层间绝缘层，所述贯通通路在所述第二水平方向上与所述上源极/漏极区和所述上源极/漏极接触中的每一者间隔开，所述贯通通路连接到所述下源极/漏极接触；以及坝结构，所述坝结构设置在所述上源极/漏极区的所述第二水平方向上的两个相对侧壁中的每一者上，所述坝结构与所述上源极/漏极区和所述上源极/漏极接触中的每一者接触，所述坝结构在所述第二水平方向上与所述贯通通路间隔开，所述坝结构在所述垂直方向上与所述下源极/漏极接触交叠，其中，所述坝结构包括：第一部分，所述第一部分与所述上源极/漏极区的第一侧壁接触；以及第二部分，所述第二部分与所述上源极/漏极区的第二侧壁接触，所述第二侧壁在所述第二水平方向上与所述上源极/漏极区的所述第一侧壁相对，所述第二部分在所述第二水平方向上与所述第一部分间隔开。
5、根据本公开的用途不限于上述目的。未提及的根据本公开的其他目的和优点可以基于以下描述来理解，并且可以基于根据本公开的实施例来更清楚地理解。此外，将容易理解，根据本公开的目的和优点可以使用权利要求中所示的器件或其组合来实现。
本文档来自技高网...【技术保护点】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，所述坝结构包括：
3.根据权利要求2所述的半导体器件，其中，所述坝结构的所述第二部分在所述第二水平方向上与所述坝结构的所述第一部分间隔开。
4.根据权利要求1所述的半导体器件，其中，所述坝结构在所述垂直方向上与所述下源极/漏极接触交叠。
5.根据权利要求1所述的半导体器件，其中，所述坝结构在所述垂直方向上与所述下源极/漏极接触间隔开。
6.根据权利要求1所述的半导体器件，其中，所述坝结构与所述上源极/漏极接触在所述第二水平方向上的两个相对侧壁都接触。
7.根据权利要求6所述的半导体器件，其中，所述坝结构的与所述上源极/漏极区接触的部分在所述第二水平方向上的厚度大于所述坝结构的与所述上源极/漏极接触接触的另一部分在所述第二水平方向上的厚度。
8.根据权利要求1所述的半导体器件，其中，所述坝结构的顶表面与所述层间绝缘层的顶表面共面。
9.根据权利要求1所述的半导体器件，其中，所述上源极/漏极接触的在所述第二
10.根据权利要求1所述的半导体器件，其中，所述上源极/漏极接触在所述第二水平方向上的宽度等于所述上源极/漏极区在所述第二水平方向上的宽度。
11.根据权利要求1所述的半导体器件，所述半导体器件还包括：
12.根据权利要求11所述的半导体器件，其中，所述下源极/漏极接触在所述第一水平方向上的两个相对侧壁中的每一者与所述隔离层接触。
13.根据权利要求1所述的半导体器件，其中，所述坝结构的顶表面低于所述上源极/漏极接触的顶表面，并且
14.一种半导体器件，所述半导体器件包括：
15.根据权利要求14所述的半导体器件，其中，所述坝结构在所述垂直方向上与所述下源极/漏极接触间隔开。
16.根据权利要求14所述的半导体器件，所述半导体器件还包括上源极/漏极接触，所述上源极/漏极接触设置在所述上源极/漏极区上并且连接到所述上源极/漏极区，所述上源极/漏极接触设置在所述坝结构的所述第一部分与所述坝结构的所述第二部分之间。
17.根据权利要求16所述的半导体器件，其中，所述上源极/漏极接触与所述坝结构的所述第一部分和所述坝结构的所述第二部分中的每一者接触。
18.根据权利要求14所述的半导体器件，其中，所述坝结构的顶表面与所述贯通通路的顶表面共面。
19.根据权利要求14所述的半导体器件，所述半导体器件还包括：
20.一种半导体器件，所述半导体器件包括：
...【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，所述坝结构包括：
3.根据权利要求2所述的半导体器件，其中，所述坝结构的所述第二部分在所述第二水平方向上与所述坝结构的所述第一部分间隔开。
4.根据权利要求1所述的半导体器件，其中，所述坝结构在所述垂直方向上与所述下源极/漏极接触交叠。
5.根据权利要求1所述的半导体器件，其中，所述坝结构在所述垂直方向上与所述下源极/漏极接触间隔开。
6.根据权利要求1所述的半导体器件，其中，所述坝结构与所述上源极/漏极接触在所述第二水平方向上的两个相对侧壁都接触。
7.根据权利要求6所述的半导体器件，其中，所述坝结构的与所述上源极/漏极区接触的部分在所述第二水平方向上的厚度大于所述坝结构的与所述上源极/漏极接触接触的另一部分在所述第二水平方向上的厚度。
8.根据权利要求1所述的半导体器件，其中，所述坝结构的顶表面与所述层间绝缘层的顶表面共面。
9.根据权利要求1所述的半导体器件，其中，所述上源极/漏极接触的在所述第二水平方向上的两个相对侧壁都不接触所述层间绝缘层。
10.根据权利要求1所述的半导体器件，其中，所述上源极/漏极接触在所述第二水平方向上的宽度等于所述上源极/漏极区...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。