谐振器封装件及其制造方法技术

提供一种谐振器封装件及其制造方法。所述制造谐振器封装件的方法包括使用硬掩膜对下电极进行蚀刻，其中，仅对下电极的一部分厚度进行蚀刻，以使下电极成型。

【技术实现步骤摘要】
本申请要求分别于2015年5月21日和2015年9月8日在韩国知识产权局提交的第10-2015-0070825号和第10-2015-0126960号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
下面的描述涉及一种谐振器封装件及其制造方法。
技术介绍
由于移动通信装置的快速发展，使得近来对微型滤波器、振荡器等的需求已经增加。为了实现微型滤波器、振荡器等，可使用体声波(BAW)谐振器。因为BAW谐振器可以以低价格大量生产并且可被微型化，所以BAW谐振器被经常使用。此外，BAW谐振器可用于获得优异的品质因数(Q值，滤波器的主要性质)，并且可在微频带(micro-frequency band)中使用。在使用BAW谐振器构成滤波器时，芯片电路中经常包括电容器结构。BAW谐振器通常包括下电极、压电层和上电极，电容器包括下电极、介电层和上电极。在这种情况下，为了简化制造工艺并且降低材料成本，使谐振器的上电极和电容器的下电极在相同的工艺中由相同的材料制成。将基于电容器来描述上面描述的现有的谐振器封装件的结构。参照图1至图4E，谐振器封装件包括：上电极10'、下电极20'、介电层30'、压电层40'和绝缘层50'。图4E中清楚地示出了这种结构。然而，沉积在谐振器的压电层40'上的下电极20'经常使用诸如钌(Ru)的金属，以确保压电层40'的结晶度。钌(Ru)金属的图案化可经常通过使用硬掩膜HM(诸如氧化物)进行干蚀刻来执行。在这种情况下，因为电容器的下电极20'使用硬掩膜HM利用干蚀刻工艺来进行图案化，所以在下电极20'的短边(short side)上容易形成反坡(RS，
reverse slope)。也就是说，因为用于对下电极20'进行蚀刻的气体G2不会蚀刻硬掩膜HM，所以下电极20'的与硬掩膜HM相邻的上端部不会被蚀刻，而仅下电极20'的下端部会被蚀刻，使得由于下端部被更大程度地蚀刻而形成反坡(RS)。结果，因为形成在电容器的下电极20'的上表面上的介电层30'的覆盖会失效，因此上电极10'与下电极20'之间会发生短路，并且上电极10'的覆盖会失效。
技术实现思路
提供该
技术实现思路
以简化形式来介绍选择的构思，以下在具体实施方式中进一步描述该构思。本
技术实现思路
无意限定所要求保护的主题的主要特征或必要特征，也无意用于帮助确定所要求保护的主题的范围。在一个总的方面中，一种制造谐振器封装件的方法包括使用硬掩膜对下电极进行蚀刻，其中，仅对下电极的一部分厚度进行蚀刻，以使下电极成型。可使用被图案化为至少两种形状的硬掩膜对下电极进行至少两次蚀刻。下电极的蚀刻可包括：对设置在下电极的一个表面上的硬掩膜执行第一次硬掩膜蚀刻工艺，以获得第一次被蚀刻的硬掩膜；使用第一次被蚀刻的硬掩膜对下电极执行第一次电极蚀刻工艺，以仅对下电极的总厚度中的一部分厚度进行蚀刻；对第一次被蚀刻的硬掩膜执行第二次硬掩膜蚀刻工艺，以获得第二次被蚀刻的硬掩膜；使用第二次被蚀刻的硬掩膜对第一次被蚀刻的下电极执行第二次电极蚀刻工艺。可使用不对下电极进行蚀刻而仅对硬掩膜进行蚀刻的第一蚀刻气体对硬掩膜执行第一次硬掩膜蚀刻工艺并对第一次被蚀刻的硬掩膜执行第二次硬掩膜蚀刻工艺。可使用不对硬掩膜进行蚀刻而仅对下电极进行蚀刻的第二蚀刻气体来执行第一次电极蚀刻工艺和第二次电极蚀刻工艺。在第一次硬掩膜蚀刻工艺和第二次硬掩膜蚀刻工艺过程中，可通过设置在硬掩膜上的软掩膜来使硬掩膜图案化。在另一总的方面中，一种谐振器封装件包括：下电极，设置在压电层的第一表面上，压电层的第二表面上设置有绝缘层，并且下电极包括具有不同厚度的至少两个部分；介电层，设置在下电极上；上电极，设置在介电层上。下电极可具有沿着下电极的一个端部呈台阶形状的台阶部。下电极可具有设置在下电极的一个端部上的正常斜坡。在另一总的方面中，一种谐振器封装件包括：按顺序设置的压电层、下电极、介电层和上电极，其中，在平面图中下电极的面积比压电层的面积小，并且下电极的边缘包括具有不同厚度的至少两个部分。下电极的边缘可包括台阶部，并且介电层可覆盖下电极的台阶部。下电极的边缘可包括台阶部和倾斜部，并且介电层可包括位于下电极的倾斜部之上的与所述倾斜部对应的对应倾斜部。下电极的台阶部和倾斜部可通过至少两次蚀刻工艺而获得。在另一总的方面中，一种制造谐振器封装件的方法包括：根据至少两种形状对设置在压电层上的第一金属层进行蚀刻，以获得第一电极；在第一电极上形成介电层，并且介电层覆盖第一电极的侧壁。第一电极的侧壁可与第一电极的上表面形成钝角。第一电极可包括沿着第一电极的边缘的第一侧壁和第二侧壁，第一侧壁对应于台阶部，第二侧壁对应于倾斜部，所述倾斜部与第一电极的上表面形成钝角。在第一金属层的蚀刻过程中，可使用被图案化为至少两种形状的硬掩膜通过执行至少两次干蚀刻操作对第一金属层进行蚀刻。通过下面的具体实施方式、附图和权利要求，其它特征和方面将是明显的。附图说明图1至图3是根据相关技术的谐振器封装件的图像，其中，示出了上电极和下电极之间发生短路以及上电极的覆盖失效；图4A至图4E示出了根据相关技术的用于制造谐振器封装件的方法；图5A至图5G是示出制造谐振器封装件的方法的示例的示图；图6是示出制造谐振器封装件的方法的示例的流程图。在整个附图和具体实施方式中，除非另外描述或提供，否则相同的附图标号将被理解为指示相同的元件、特征和结构。附图可不按照比例绘制，为了清楚、说明和便利起见，可夸大附图中元件的相对尺寸、比例和描绘。具体实施方式提供以下的具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、变型以及等同物对于本领域的普通技术人员来说将是明显的。在此描述的操作的顺序仅仅是示例，而且其并不局限于在此阐述的，而是除了必须以特定顺序进行的操作之外，可做出对于本领域的普通技术人员将是明显的改变。此外，为了更加清楚和简洁，可省略本领域的普通技术人员公知的功能和结构的描述。在此描述的特征可按照不同的形式来实施，并且不应该被解释为局限于在此所描述的示例。更确切地说，提供在此描述的示例，以使本公开将是彻底的和完整的，并将本公开的全部范围传达给本领域的普通技术人员。在整个说明书中，将理解的是，当诸如层、区域或晶片(基板)的元件被称为“位于”另一元件“上”、“连接到”或者“结合到”另一元件时，所述元件可直接“位于”另一元件“上”、直接“连接到”或者直接“结合到”另一元件，或者可存在介于它们之间的其它元件。相比之下，当元件被称为“直接位于”另一元件“上”、“直接连接到”或者“直接结合到”另一元件时，可不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括一个或更多个相关联的所列项目中的任何以及全部组合。将明显的是，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、本文档来自技高网...

【技术保护点】
一种制造谐振器封装件的方法，所述方法包括：使用硬掩膜对下电极进行蚀刻，其中，仅对下电极的一部分厚度进行蚀刻，以使下电极成型。

【技术特征摘要】
2015.05.21 KR 10-2015-0070825;2015.09.08 KR 10-2011.一种制造谐振器封装件的方法，所述方法包括：使用硬掩膜对下电极进行蚀刻，其中，仅对下电极的一部分厚度进行蚀刻，以使下电极成型。2.如权利要求1所述的方法，其中，使用被图案化为至少两种形状的硬掩膜对下电极进行至少两次蚀刻。3.如权利要求2所述的方法，其中，下电极的蚀刻包括：对设置在下电极的一个表面上的硬掩膜执行第一次硬掩膜蚀刻工艺，以获得第一次被蚀刻的硬掩膜；使用第一次被蚀刻的硬掩膜对下电极执行第一次电极蚀刻工艺，以仅对下电极的总厚度中的一部分厚度进行蚀刻；对第一次被蚀刻的硬掩膜执行第二次硬掩膜蚀刻工艺，以获得第二次被蚀刻的硬掩膜；使用第二次被蚀刻的硬掩膜对第一次被蚀刻的下电极执行第二次电极蚀刻工艺。4.如权利要求3所述的方法，其中，使用不对下电极进行蚀刻而仅对硬掩膜进行蚀刻的第一蚀刻气体对硬掩膜执行第一次硬掩膜蚀刻工艺并对第一次被蚀刻的硬掩膜执行第二次硬掩膜蚀刻工艺。5.如权利要求3所述的方法，其中，使用不对硬掩膜进行蚀刻而仅对下电极进行蚀刻的第二蚀刻气体来执行第一次电极蚀刻工艺和第二次电极蚀刻工艺。6.如权利要求3所述的方法，其中，在第一次硬掩膜蚀刻工艺和第二次硬掩膜蚀刻工艺中，通过设置在硬掩膜上的软掩膜来使硬掩膜图案化。7.一种谐振器封装件，包括：下电极，设置在压电层的第一表面上，压电层的第二表面上设置有绝缘层，并且下电极包括具有不...

【专利技术属性】
技术研发人员：金泰润，李玲揆，李文喆，李在昌，金德焕，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR