一种功率器件的多DBC封装结构及封装方法技术

本发明专利技术公开了一种功率器件的多DBC封装结构及封装方法，其中，该封装结构包括功率器件、直接覆铜陶瓷基板(即DBC板)、引线、散热基板、解耦电容、功率端子和驱动端子以及外壳，这个封装结构形成由功率器件组成的半桥电路；本发明专利技术提供的这种封装结构及封装方法，利用DBC+DBC，形成多层结构，同时优化功率回路结构，利用互感抵消减小换流回路的寄生电感，减小了开关过程中的过电压和振荡。

A multi DBC package structure and encapsulation method for power devices

The invention discloses a power device of the DBC packaging structure and method, wherein the package structure comprises a power device, direct copper coated ceramic substrate (DBC board), lead, heat dissipation substrate, decoupling capacitor, power drive terminal and the terminal and the shell, the packaging structure is formed half bridge circuit composed of a power device; the present invention provides a package structure and package method, using DBC+DBC, to form a multi-layer structure, and optimize the power circuit structure, the mutual offset reduces the parasitic inductance of commutation circuit, reduces the overvoltage and oscillation of the switching process.

【技术实现步骤摘要】
一种功率器件的多DBC封装结构及封装方法
本专利技术属于功率半导体模块的封装
，更具体地，涉及一种功率器件的多DBC封装结构及封装方法。
技术介绍
在电力系统、电力牵动、数据中心、电动汽车、新能源应用等多个领域，利用电力电子设备来实现能量转换是常用的手段，功率半导体器件作为电力电子变换器的基本组成单元，在其中起着至关重要的作用。随着电力电子变换器功率等级的提高，单个功率半导体器件封装的分离器件(如TO247封装)已经不能满足高功率的要求，而多个分立器件并联会造成寄生参数大、体积大、散热困难等问题，因此在大功率应用场合，由多个芯片并联封装成的功率半导体模块受到了广泛的应用。传统硅器件的性能在很多方面都逼近了它的理论极限，从而导致在实际应用中很难满足电力电子系统对功率器件在阻断电压、通态电流、开关频率以及高温、高效等方面的新要求。在这种情况下，第三代基于宽禁带半导体的功率器件应运而生。作为一种宽禁带半导体材料，碳化硅不但击穿电场强度高、热稳定性好，还具有载流子饱和漂移速度高、热导率高等特点，可以用来制造各种耐高温的高频、高效大功率器件，应用于传统硅器件难以胜任的场合。理论上碳化硅器件的开关频率可以达到上兆赫兹，但是现有商用器件的封装结构大大限制了碳化硅器件的高频应用，主要是由于在封装过程中基板、芯片、引线互联引起的杂散电感比较大，而一般的器件封装模块也是通过功率接线端子引出电极，这些引线都会增大回路的寄生电感。这些寄生电感会使器件在关断过程中承受较大的尖峰电压，严重时可能会损坏器件，因此必须设法降低功率器件模块的寄生电感。围绕如何降低碳化硅器件封装结构中的寄生电感这一问题，现有封装结构有键合结构、平板结构、混合结构封装结构。其中，键合结构工艺简单、可靠性高，但是单面的封装尺寸大，寄生电感大；平板结构寄生参数小、散热性好，但是工艺复杂、可靠性差；混合封装结构是由键合线结构、直接覆铜陶瓷基板(DirectBondingCopper，DBC)技术的结合，具有前2者的优点。但是现有混合封装结构仍存在寄生电感较大且未得到有效优化、焊接面积小造成可靠性降低的问题，因此有必要进行封装结构及封装方法的优化。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种功率器件的多DBC封装结构及封装方法，由此解决现有的功率器件封装结构中寄生电感较大、焊接面积小的技术问题。为实现上述目的，按照本专利技术的一个方面，提供了一种功率器件的多DBC封装结构，包括：散热基板、底层DBC基板、贴装在所述底层DBC基板上的功率器件、焊接在所述底层DBC基板上的上层DBC基板；所述功率器件在所述底层DBC基板上的贴装位置与所述上层DBC基板的窗口对应；所述功率器件的电极与所述上层DBC基板之间通过引线键合实现电气连接；所述上层DBC基板的上下铜箔通过通孔实现电气连接；所述底层DBC基板与所述上层DBC基板通过焊料实现电气连接。优选地，所述底层DBC基板分为三个相同的子底层DBC基板，所述散热基板是整块铜基板，增强散热；各子底层DBC基板分别焊接在散热基板的对应位置上，各子底层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面分为第一焊接面和第二焊接面，且第一焊接面和第二焊接面之间的间距大于功率器件的最大工作电压对应的电气绝缘距离。优选地，所述上层DBC基板分为三个相同的子上层DBC基板，分别焊接在对应的子底层DBC基板上，各子上层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；下层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离，上层与下层之间通过通孔实现电气连接。优选地，所述功率器件包括第一MOSFET芯片、第二MOSFET芯片、第一SBD芯片以及第二SBD芯片；所述第一MOSFET芯片和所述第二MSOFE芯片分别由六个MOSFET芯片并联组成，所述第一SBD芯片和所述第二SBD芯片分别由三个SBD芯片并联组成；所述第一MOSFET芯片并联所述第一SBD芯片，组成半桥电路的上管；所述第二MOSFET芯片并联所述第二SBD芯片，组成半桥电路的下管；上管与下管串联构成半桥电路结构。优选地，所述第一MOSFET芯片的漏极以及所述第一SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第一焊接面；所述第一MOSFET芯片的源极以及所述第一SBD芯片的阳极与所述上层DBC基板顶层的对应铜箔，通过第一键合线连接；在所述上层DBC基板上与所述第一MOSFET芯片的漏极连接的底层铜箔与所述上层DBC基板的顶层对应铜箔通过通孔连接；所述第二MOSFET芯片的漏极以及所述第二SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第二焊接面；所述第二MOSFET芯片的源极以及所述第二SBD芯片的阳极与所述上层DBC基板顶层的对应位置，通过第二键合线连接，在所述上层DBC基板上与所述第二MOSFET芯片的漏极连接的底层铜箔与在所述上层DBC基板上与所述第一MOSFET芯片的源极连接的顶层铜箔通过通孔连接。优选地，所述上层DBC基板上，上层三块不同的铜箔作为焊接封装结构的三个功率端子的位置，所述功率端子提供与外部主电路连接的接口；所述的第一MOSFET的栅极与源极，通过第一驱动键合线连接到所述的上层DBC基板的上层对应铜箔上，对应的上管驱动连接器焊接在该铜箔上；所述的第二MOSFET的栅极与源极，通过第二驱动键合线连接到所述的上层DBC基板的对应铜箔上，对应的下管驱动连接器焊接在该铜箔上；驱动连接器提供与外部驱动电路连接的接口。优选地，驱动连接器与MOSFET芯片的电极之间的连接方式采用Kelvin连接，以减小共源电感；驱动连接器、MOSFET栅极和源极以及连接驱动连接器与MOSFET栅极和源极的部分构成驱动回路，MOSFET漏源极和连接其漏源极的部分构成功率回路；驱动回路与功率回路互相垂直，起到降低驱动回路与功率回路之间的耦合作用，以减少功率回路对驱动回路的干扰，增强了驱动的稳定性。优选的，所述上层DBC基板上设置的窗口尺寸与功率器件的尺寸匹配，使得加工过程中功率器件可从所述窗口安放到所述底层DBC基板上，并且窗口个数与功率器件的个数相同。优选的，所述底层DBC基板和所述上层DBC基板均采用双面覆铜的陶瓷基板，其中，上层与下层均采用高导无氧铜，中间层采用氮化铝、氧化铝、氮化硅或氧化铍中的一种；所述底层DBC基板的中间层将功率器件产生的热量传递到所述底层DBC基板的底部散热面，并实现封装结构内部的电气部件对散热器的绝缘隔离。优选的，所述底层DBC基板焊接在散热基板上，散热基板固定在散热器上；散热基板和散热器的尺寸根据所述底层DBC基板的大小确定，需要保证可靠安装。优选的，所述封装结构还包括外壳；所述外壳固定在所述散热基板上，具有可完全包围上层DBC基板与下层DBC基板电路结构的底面积，外壳高度高于引线高度；外壳将上层DBC基板、下层DBC基板以及功率器件罩起来，起本文档来自技高网...

【技术保护点】
一种功率器件的多DBC封装结构，其特征在于，包括：散热基板、底层DBC基板、贴装在所述底层DBC基板上的功率器件、焊接在所述底层DBC基板上的上层DBC基板；所述功率器件在所述底层DBC基板上的贴装位置与所述上层DBC基板的窗口对应；所述功率器件的电极与所述上层DBC基板之间通过引线键合实现电气连接；所述上层DBC基板的上下铜箔通过通孔实现电气连接；所述底层DBC基板与所述上层DBC基板通过焊料实现电气连接。

【技术特征摘要】
1.一种功率器件的多DBC封装结构，其特征在于，包括：散热基板、底层DBC基板、贴装在所述底层DBC基板上的功率器件、焊接在所述底层DBC基板上的上层DBC基板；所述功率器件在所述底层DBC基板上的贴装位置与所述上层DBC基板的窗口对应；所述功率器件的电极与所述上层DBC基板之间通过引线键合实现电气连接；所述上层DBC基板的上下铜箔通过通孔实现电气连接；所述底层DBC基板与所述上层DBC基板通过焊料实现电气连接。2.根据权利要求1所述的封装结构，其特征在于，所述底层DBC基板分为三个相同的子底层DBC基板；所述散热基板是整块铜基板，增强散热；各子底层DBC基板分别焊接在散热基板的对应位置上，各子底层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面分为第一焊接面和第二焊接面，且第一焊接面和第二焊接面之间的间距大于功率器件的最大工作电压对应的电气绝缘距离；所述上层DBC基板分为三个相同的子上层DBC基板，分别焊接在对应的子底层DBC基板上，各子上层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；下层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；上层与下层之间通过通孔实现电气连接。3.根据权利要求1或2所述的封装结构，其特征在于，所述功率器件包括第一MOSFET芯片、第二MOSFET芯片、第一SBD芯片以及第二SBD芯片；所述第一MOSFET芯片和所述第二MSOFE芯片分别由六个MOSFET芯片并联组成，所述第一SBD芯片和所述第二SBD芯片分别由三个SBD芯片并联组成；所述第一MOSFET芯片并联所述第一SBD芯片，组成半桥电路的上管；所述第二MOSFET芯片并联所述第二SBD芯片，组成半桥电路的下管；上管与下管串联构成半桥电路结构。4.根据权利要求3所述的封装结构，其特征在于，所述第一MOSFET芯片的漏极以及所述第一SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第一焊接面；所述第一MOSFET芯片的源极以及所述第一SBD芯片的阳极与所述上层DBC基板顶层的对应铜箔，通过第一键合线连接；在所述上层DBC基板上与所述第一MOSFET芯片的漏极连接的底层铜箔与所述上层DBC基板的顶层对应铜箔通过通孔连接。所述第二MOSFET芯片的漏极以及所述第二SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第二焊接面；所述第二MOSFET芯片的源极以及所述第二SBD芯片的阳极与所述上层DBC基板顶层的对应位置，通过第二键合线连接；在所述上层DBC基板上与所述第二MOSFET芯片的漏极连接的底层铜箔与在所述上层DBC基板上与所述第一MOSFET芯片的源极连接的顶层铜箔通过通孔连接。5.根据权利要求4所述的封装结构，其特征在于，在所述上层DBC基板上，上层三块不同的铜箔作为焊接封装结构三个功率端子的位置，所述功率端子提供与外部电路连接的接口；所述第一...

【专利技术属性】
技术研发人员：陈材，黄志召，李宇雄，陈宇，康勇，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42