半导体器件制造技术

提供一种可以具有抗噪声性和抗ESD性二者的半导体器件。该半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。

semiconductor device

A semiconductor device with two anti noise and anti ESD properties is provided. The semiconductor device includes a first digital circuit and digital circuit second; respectively corresponding to the first digital circuit and digital circuit second arranged first ground potential lines and second ground potential lines; the first analog circuit and second analog circuits; respectively corresponding to the first analog circuit and analog circuit of second set of third lines and fourth ground potential the ground potential lines; the first bidirectional diode is arranged in the first group, the ground potential lines and second ground potential lines; second bidirectional diode group is arranged between the third line and fourth line potential ground potential; and third bidirectional diode group is arranged between the first ground potential lines and third ground potential lines. The series of bidirectional diodes in the third bidirectional diode group is larger than that of the bidirectional diode in the bidirectional diode group of the first bidirectional diode group and the second bidirectional diode group.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用于2016年5月10日提交的日本专利申请No.2016-094296的全部内容，包括说明书、附图和摘要，通过引用合并于本文中。
本公开涉及一种半导体器件，特别涉及ESD(静电放电)保护。
技术介绍
在半导体器件中，设置静电保护元件以防止内部电路被静电破坏。例如，由二极管、晶闸管(SCR：硅控整流器)等形成的静电保护元件耦合在提供电源电位的布线(电源电位线)和提供接地电位的布线(接地电位线)之间。当在电源电位线和接地电位线之间施加静电时，静电通过静电保护元件放电，并且不会对内部电路施加过大的电压，从而可以防止内部电路被损坏。此外，在电源系统分离的半导体器件中，接地电位线也被分成多个系统，并且预定数量的二极管可以反并联耦合在分开的接地电位线之间。在这方面，日本未审查专利申请公开No.2010-80472公开了一种配置，其中在分开的接地电位线之间设置双向二极管以确保放电路径。
技术实现思路
另一方面，关于噪声传播，仅确保其数量对应于二极管的级数的电位势垒，从而优选地提供多级二极管以改善抗噪声性。然而，当均匀布置多级二极管时，放电路径的阻抗增加，从而容易发生内部电路的电压击穿。因此，需要针对内部电路的ESD保护措施。在这方面，存在需要ESD保护措施的内部电路的大量节点，因此芯片设计验证需要很多时间。此外，芯片面积可能变大。本公开内容旨在解决上述问题，并且本公开的目的是提供可以具有抗噪声性和抗ESD性二者的半导体器件。从本说明书和附图的描述中，其他目的和新颖特征将变得显而易见。根据实施例，一种半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。根据实施例，可以实现抗噪声性和抗ESD性二者。附图说明图1是用于解释根据实施例的整个半导体器件1的示图。图2是用于解释根据实施例的半导体器件1的接地电位线的配置的示图。图3是示出根据实施例的每个电路区域的配置的构思的示图。图4是示出根据实施例的改型例子1的每个电路区域的配置的构思的示图。图5是示出根据实施例的改型例子2的每个电路区域的配置的构思的示图。具体实施方式将参照附图详细描述实施例。在附图中对相同或对应的部分赋予相同的附图标记，并且不再重复其描述。在实施例中，半导体器件表示以下中的任一个：形成为使得集成电子电路的半导体晶片、通过将半导体晶片分割成单片而形成的每个半导体芯片、以及通过树脂等封装单个或多个半导体芯片的器件。图1是用于解释根据实施例的整个半导体器件1的示图。如图1所示，半导体器件1包括设置在外周区域中的输入/输出电路(IO)区域2、布置在内部区域中并形成为具有预定功能的ASIC(专用集成电路)的核心逻辑区域3、以及设置在IO区域2外部的焊盘5。在IO区域2中，设置作为信号的输入/输出接口的电路。在本示例中，分别设置模拟IO电路和数字IO电路。另外，在核心逻辑区域3中也分别提供了模拟系统和数字系统。在本示例中，分别提供模拟核心电路和数字核心电路。图2是用于解释根据实施例的半导体器件1的接地电位线的配置的示图。如图2所示，接地电位线被独立地设置在每个区域中。在本示例中，关于核心逻辑区域3，示出了其中设置数字核心电路的数字核心电路区域6和其中设置模拟核心电路的模拟核心电路区域8。此外，关于IO区域2，示出了其中设置数字IO电路的数字IO电路区域7和其中设置模拟IO电路的模拟IO电路区域9。示出了其中数字核心电路区域6被设置有用于向数字核心电路提供接地电压的多个接地电位线DVSS1的情况。示出了其中模拟核心电路区域8被设置有用于将接地电压提供给模拟核心电路的多个接地电位线AVSS1的情况。示出了其中数字IO电路区域7被设置有用于向数字IO电路提供接地电压的多个接地电位线DVSS2的情况。示出了其中模拟IO电路区域9被设置有用于将接地电压提供给模拟IO核心电路的多个接地电位线AVSS2的情况。在彼此分离的一组接地电位线和一组接地电位线之间设置一个双向二极管元件或多个双向二极管元件。在本示例中，一级双向二极管元件10被设置在都是数字系统的接地电位线DVSS1和接地电位线DVSS2之间。此外，一级双向二极管元件13被设置在都是模拟系统的接地电位线AVSS1和接地电位线AVSS2之间。另一方面，当耦合数字系统和模拟系统时，设置两级双向二极管元件。例如，在接地电位线AVSS1和接地电位线DVSS1之间设置两级双向二极管元件14和15。此外，在接地电位线AVSS2和接地电位线DVSS2之间设置两级双向二极管元件11和12。图3是示出根据实施例的每个电路区域的配置的构思的示图。如图3所示，作为示例，数字IO电路区域7被设置有接收输入信号并进行操作的两级反相器。作为示例，设置P沟道MOS晶体管PT1和PT2以及N沟道MOS晶体管NT1和NT2。P沟道MOS晶体管PT1和N沟道MOS晶体管NT1被设置在电源电位线DVDD2和接地电位线DVSS2之间，并接收输入信号的输入。P沟道MOS晶体管PT2和N沟道MOS晶体管NT2设置在电源电位线DVDD2和接地电位线DVSS2之间，并且接收P沟道MOS晶体管PT1和N沟道MOS晶体管NT1的耦合节点的输入。示出了其他电路区域被设置有相同反相器的情况。在本示例中，需要在彼此独立的接地电位线之间设置放电路径，从而设置双向二极管元件。例如，在接地电位线DVSS1和接地电位线DVSS2之间设置双向二极管元件10。另一方面，当容易产生噪声的数字电路靠近易受噪声影响的模拟电路而设置时，如果设置了相同级数的双向二极管元件，则抗噪声性可能不足。因此，在本示例中，在数字核心电路区域6中设置的接地电位线DVSS1和设置在模拟核心电路区域8中的接地电位线AVSS1之间设置两级双向二极管元件14和15。换句话说，设置在数字系统电路和模拟系统电路之间的双向二极管元件的级数大于在数字系统电路和数字系统电路之间或者在模拟系统电路和模拟系统电路之间设置的双向二极管元件的级数。尽管图3中未示出，但在设置在数字IO电路区域7中的接地电位线DVSS2与设置在模拟IO电路区域9中的接地电位线AVSS2之间提供两级双向二极管元件11和12。通过上述配置，可以在增加数字系统电路和模拟系统电路之间的抗噪声性的同时确保抗ESD性。此外，在数字系统电路和模拟系统电路之间设置多级双向二极管元件，使得可以容易地知道放电路径中阻抗增加的部分，并且容易进行芯片设计验证。也可以抑制芯片的面积的增加。此外，可以提高用于CDM(带电器件模型)测试的抗ESD性。(改型示例1)图4是示出根据实施例的改型例子1的每个电路区域的配置的构思的示图。如图4所示，该配置与图3的配置的不同在于提供箝位电路。具体而言，不同之本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一数字电路和第二数字电路；分别对应于所述第一数字电路和所述第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于所述第一模拟电路和所述第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在所述第一接地电位线和所述第二接地电位线之间；第二双向二极管组，设置在所述第三接地电位线和所述第四接地电位线之间；和第三双向二极管组，设置在所述第一接地电位线和所述第三接地电位线之间，其中所述第三双向二极管组中的双向二极管的级数大于包括在所述第一双向二极管组和所述第二双向二极管组中的每个双向二极管组中的双向二极管的级数。

【技术特征摘要】
2016.05.10 JP 2016-0942961.一种半导体器件，包括：第一数字电路和第二数字电路；分别对应于所述第一数字电路和所述第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于所述第一模拟电路和所述第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在所述第一接地电位线和所述第二接地电位线之间；第二双向二极管组，设置在所述第三接地电位线和所述第四接地电位线之间；和第三双向二极管组，设置在所述第一接地电位线和所述第三接地电位线之间，其中所述第三双向二极管组中的双向二极管的级数大于包括在所述第一双向二极管组和所述第二双向二极管组中的每个双向二极管组中的双向二极管的级数。2.根据权利要求1所述的半导体器件，其中所述第一双向二极管组和所述第二双向二极管组由一级形成，并且所述第三双向二极管组由两级或更多级形成。3.根据权利要求1所述的半导体器件，其中所述第一双向二极管组被设置在其中设置所述第一数字电路的数字核心区域与其中设置所述第二数字电路的数字输入/输出区域之间，其中所述第二双向二极管组被设置在其中设置所...

【专利技术属性】
技术研发人员：森下泰之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP