碳化硅半导体装置及其制造方法制造方法及图纸

本发明专利技术是鉴于上述问题而提出的，目的在于在SiC－MOSFET处在不使体二极管动作的状态下进行回流。本发明专利技术的碳化硅半导体装置具有：漏极电极(27)；欧姆电极(25)及肖特基电极(26)，它们在漏极电极(27)之上分别与漏极电极(27)接触且彼此相邻；第1导电型的第1耐压保持区域(13)，其在欧姆电极(25)之上与欧姆电极接触；第2导电型的第2耐压保持区域(14)，其在肖特基电极(26)之上与肖特基电极接触、且与第1耐压保持区域相邻；第2导电型的阱区域(15)，其在第1耐压保持区域(13)及第2耐压保持区域(14)之上与它们接触；第1导电型的源极区域(16)，其选择性地设置在阱区域(15)的表层；以及栅极电极(22)，其隔着栅极氧化膜与在由源极区域(16)和第1耐压保持区域(13)夹着的阱区域规定出的沟道区域相对。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及其制造方法
本专利技术涉及碳化硅半导体装置及其制造方法。
技术介绍
为了逆变器等电力电子设备的节能，需要使诸如绝缘栅型双极晶体管(InsulatedGateBipolaTransistor：IGBT)、金属―氧化膜―半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor：MOSFET)这样的半导体开关元件的损耗减少。半导体开关元件的损耗由元件的导通损耗、通断损耗决定。因此，为了减少这些损耗，不断推进将碳化硅(SiC)、氮化镓(GaN)等宽带隙半导体作为材料使用的开发。在将功率MOSFET作为开关元件使用的情况下，能够使回流电流流过功率MOSFET的寄生二极管(下面，在本说明书中设为体二极管)。通过利用体二极管，从而能够实现与开关元件并联配置的续流二极管的小型化或将其省略，因此该技术被应用于电力变换电路。但是，如果使用p型和n型的载流子而使SiC半导体元件进行双极动作，则存在下述问题，即，由于载流子的复合能而使晶体缺陷扩张，电阻增大。该问题在上述的使回流电流流过体二极管的情况下也会发生，因此由于导通电阻增大而引起的损耗的增大、动作不良等成为问题。针对该问题，专利文献1公开了下述构造，即，在SiC－MOSFET处，在进行回流时将栅极电压沟道部分而流过回流电流，从而对由于双极动作而引起的缺陷扩张进行抑制，对导通电阻增大进行抑制。根据该半导体装置，通过使栅极电压上升为大于或等于0V而小于或等于阈值电压，从而经过SiC－MOSFET的沟道而流过回流电流，由此能够以比使体二极管导通小的电压进行回流，能够对双极动作进行抑制。专利文献1：日本专利第4918626号公报
技术实现思路
就SiC－MOSFET而言，为了确保元件的稳定性，在回流时不使体二极管动作是重要的。如专利文献1所示，在利用沟道区域而进行回流这样的构造中，能够在不使体二极管动作的状态下进行回流，能够确保元件的稳定性。但是，专利文献1的半导体装置在回流时是在大于或等于0V而小于或等于阈值电压这样宽度窄的区域对栅极电压进行控制的，因此认为在对栅极施加了噪声时，沟道部分容易开路而从漏极向源极产生贯通电流。本专利技术就是鉴于上述问题而提出的，其目的在于在SiC－MOSFET处在不使体二极管动作的状态下进行回流。本专利技术的碳化硅半导体装置，其具有：漏极电极；欧姆电极及肖特基电极，它们在漏极电极之上分别与漏极电极接触且彼此相邻；第1导电型的第1耐压保持区域，其在欧姆电极之上与欧姆电极接触；第2导电型的第2耐压保持区域，其在肖特基电极之上与肖特基电极接触、且与第1耐压保持区域相邻；第2导电型的阱区域，其在第1耐压保持区域及第2耐压保持区域之上与它们接触；第1导电型的源极区域，其选择性地设置在阱区域的表层；以及栅极电极，其隔着栅极氧化膜与在由源极区域和第1耐压保持区域夹着的阱区域规定出的沟道区域相对。根据本专利技术的第1碳化硅半导体装置的制造方法，在第1导电型的SiC衬底之上，将第1导电型的第1耐压保持区域及第2导电型的第2耐压保持区域彼此相邻地形成，与第1耐压保持区域及第2耐压保持区域相接而形成第2导电型的阱区域，在阱区域的表层选择性地形成第1导电型的源极区域，形成隔着栅极氧化膜而与在由源极区域和第1耐压保持区域夹着的阱区域规定出的相对的栅极电极，将SiC衬底去除而将第1耐压保持区域及第2耐压保持区域露出，形成与第1耐压保持区域的露出面接触的欧姆电极，形成与第2耐压保持区域的露出面接触的肖特基电极。根据本专利技术的第2碳化硅半导体装置的制造方法，在第1导电型的SiC衬底之上，将第1导电型的第1耐压保持区域及第2导电型的第2耐压保持区域彼此相邻地形成，与第1耐压保持区域及第2耐压保持区域相接而形成第2导电型的阱区域，在阱区域的表层选择性地形成第1导电型的源极区域，形成隔着栅极氧化膜而与在由源极区域和第1耐压保持区域夹着的阱区域的表层相对的栅极电极，将SiC衬底选择性地去除，不使第1耐压保持区域露出，而是将第2耐压保持区域露出，形成与SiC衬底接触的欧姆电极，形成与第2耐压保持区域的露出面接触的肖特基电极。专利技术的效果本专利技术的碳化硅半导体装置，其具有：漏极电极；欧姆电极及肖特基电极，它们在漏极电极之上分别与漏极电极接触且彼此相邻；第1导电型的第1耐压保持区域，其在欧姆电极之上与欧姆电极接触；第2导电型的第2耐压保持区域，其在肖特基电极之上与肖特基电极接触、且与第1耐压保持区域相邻；第2导电型的阱区域，其在第1耐压保持区域及第2耐压保持区域之上与它们接触；第1导电型的源极区域，其选择性地设置在阱区域的表层；以及栅极电极，其隔着栅极氧化膜与在由源极区域和第1耐压保持区域夹着的阱区域规定出的沟道区域相对。如上所述，本专利技术的碳化硅半导体装置是SiC－SBD和SiC－MOSFET并联连接的构造，因此能够通过使回流电流流过SBD而不流过MOSFET的体二极管，从而防止缺陷扩张。根据本专利技术的第1碳化硅半导体装置的制造方法，在第1导电型的SiC衬底之上，将第1导电型的第1耐压保持区域及第2导电型的第2耐压保持区域彼此相邻地形成，与第1耐压保持区域及第2耐压保持区域相接而形成第2导电型的阱区域，在阱区域的表层选择性地形成第1导电型的源极区域，形成隔着栅极氧化膜而与在由源极区域和第1耐压保持区域夹着的阱区域规定出的沟道区域相对的栅极电极，将SiC衬底去除而将第1耐压保持区域及第2耐压保持区域露出，形成与第1耐压保持区域的露出面接触的欧姆电极，形成与第2耐压保持区域的露出面接触的肖特基电极。如上所述，通过将碳化硅半导体装置形成为SiC－MOSFET和SiC－SBD的并联连接构造，从而能够使回流电流流过SBD而不流过MOSFET的体二极管，能够防止缺陷扩张。根据本专利技术的第2碳化硅半导体装置的制造方法，在第1导电型的SiC衬底之上，将第1导电型的第1耐压保持区域及第2导电型的第2耐压保持区域彼此相邻地形成，与第1耐压保持区域及第2耐压保持区域相接而形成第2导电型的阱区域，在阱区域的表层选择性地形成第1导电型的源极区域，形成隔着栅极氧化膜而与在由源极区域和第1耐压保持区域夹着的阱区域规定出的沟道区域相对的栅极电极，将SiC衬底选择性地去除，不使第1耐压保持区域露出，而是将第2耐压保持区域露出，形成与SiC衬底接触的欧姆电极，形成与第2耐压保持区域的露出面接触的肖特基电极。如上所述，通过将碳化硅半导体装置形成为SiC－MOSFET和SiC－SBD的并联连接构造，从而能够使回流电流流过SBD而不流过MOSFET的体二极管，能够防止缺陷扩张。并且，通过使用SiC衬底进行接触，从而不需要用于形成接触区域的离子注入工序。本专利技术的目的、特征、方式及优点通过以下的详细说明和附图而变得更加明了。附图说明图1是表示实施方式1所涉及的碳化硅半导体装置的结构的剖视图。图2是表示实施方式1所涉及的碳化硅半导体装置的制造工序的剖视图。图3是表示实施方式1所涉及的碳化硅半导体装置的制造工序的剖视图。图4是表示实施方式1所涉及的碳化硅半导体装置的制造工序的剖视图。图5是表示实施方式1所涉及的碳化硅半导体装置的制造工序的剖视图。图6是表示实施方式2所涉及的碳化硅半导体本文档来自技高网...

【技术保护点】
一种碳化硅半导体装置，其具有：漏极电极(27)；欧姆电极(25)及肖特基电极(26)，它们在所述漏极电极(27)之上分别与所述漏极电极(27)接触且彼此相邻；第1导电型的第1耐压保持区域(13)，其在所述欧姆电极(25)之上与所述欧姆电极接触；第2导电型的第2耐压保持区域(14)，其在所述肖特基电极(26)之上与所述肖特基电极接触、且与所述第1耐压保持区域相邻；第2导电型的阱区域(15)，其在所述第1耐压保持区域(13)及所述第2耐压保持区域(14)之上与它们接触；第1导电型的源极区域(16)，其选择性地设置在所述阱区域(15)的表层；以及栅极电极(22)，其隔着栅极氧化膜与在由所述源极区域(16)和所述第1耐压保持区域(13)夹着的所述阱区域规定出的沟道区域相对。

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅半导体装置，其具有：漏极电极(27)；欧姆电极(25)及肖特基电极(26)，它们在所述漏极电极(27)之上分别与所述漏极电极(27)接触且彼此相邻；第1导电型的第1耐压保持区域(13)，其在所述欧姆电极(25)之上与所述欧姆电极接触；第2导电型的第2耐压保持区域(14)，其在所述肖特基电极(26)之上与所述肖特基电极接触、且与所述第1耐压保持区域相邻；第2导电型的阱区域(15)，其在所述第1耐压保持区域(13)及所述第2耐压保持区域(14)之上与它们接触；第1导电型的源极区域(16)，其选择性地设置在所述阱区域(15)的表层；以及栅极电极(22)，其隔着栅极氧化膜与在由所述源极区域(16)和所述第1耐压保持区域(13)夹着的所述阱区域规定出的沟道区域相对。2.根据权利要求1所述的碳化硅半导体装置，其中，在所述欧姆电极(25)和所述第1耐压保持区域(13)之间还具有用于确保两者的欧姆接触的第1导电型的接触区域，所述接触区域的下表面与所述第2耐压保持区域的下表面相比位于下方。3.根据权利要求1所述的碳化硅半导体装置，其中，还具有与所述第1耐压保持区域(13)、所述第2耐压保持区域(14)、所述欧姆电极(25)及所述肖特基电极(26)接触的绝缘层(28)。4.根据权利要求1所述的碳化硅半导体装置，其中，所述第1耐压保持区域(13)中的与所述第2耐压保持区域(14)相接侧的区域的杂质浓度比除此以外的区域的杂质浓度低，所述第2耐压保持区域(14)中的与所述第1耐压保持区域(13)相接侧的区域的杂质浓度比除此以外的区域的杂质浓度低。5.根据权利要求1所述的碳化硅半导体装置，其中，在所述第1耐压保持区域(13)及所述第2耐压保持区域(14)的pn结部的所述漏极电极(27)侧，分别在所述第1耐压保持区域(...

【专利技术属性】
技术研发人员：海老池勇史，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP