半导体器件制造技术

半导体器件可以包括：在第一方向上彼此间隔开的成对的有源图案；在交叉第一方向的第二方向上交叉所述成对的有源图案的成对栅电极；在成对的有源图案的侧壁上的栅间隔物；在成对的栅电极之间位于成对的有源图案上的源极/漏极区；在成对的栅电极之间以及在成对的有源图案之间的间隔物保护图案。间隔物保护图案可以共同连接到栅间隔物。

semiconductor device

A semiconductor device may include: active pattern pairs spaced from each other in the first direction of the gate electrode pairs; second direction in the cross direction of the first cross the pair of active pattern; gate spacer sidewalls in active pattern pairs on; in pairs of gate electrode located between the pair of active pattern the source / drain region; between the gate electrode pairs and between active pattern pairs spacer protection pattern. The spacer protection patterns can be connected to the gate spacer together.

【技术实现步骤摘要】

专利技术构思的示例实施方式涉及半导体器件。更具体而言，专利技术构思的示例实施方式涉及包括鳍型场效应晶体管的半导体器件。
技术介绍
半导体器件可以包括包含金属氧化物半导体(MOS)场效应晶体管的集成电路。随着半导体器件已经变得更高度集成，MOS场效应晶体管的尺寸和设计规则已经越来越减小；因此，半导体器件的操作特性会变差。已经开发了用于改善半导体器件的性能的各种方法以克服由半导体器件的高集成度导致的限制。
技术实现思路
专利技术构思的示例实施方式可以提供具有改善的电特性以及可靠性的半导体器件。根据专利技术构思的示例实施方式，半导体器件可以包括：从基板突出的第一有源图案和第二有源图案；第一有源图案和第二有源图案在第一方向上彼此间隔开；交叉第一有源图案和第二有源图案的第一栅电极和第二栅电极在交叉第一方向的第二方向上彼此间隔开；在第一栅电极的侧壁上的第一栅间隔物和在第二栅电极的侧壁上的第二栅间隔物；第一源极/漏极区和第二源极/漏极区，在第一栅电极和第二栅电极之间分别位于第一有源图案和第二有源图案上，第一源极/漏极区和第二源极/漏极区在第一方向上彼此相邻；在第一有源图案和第二有源图案之间以及第一栅电极和第二栅电极之间的间隔物保护图案。间隔物保护图案可以共同连接到第一间隔物和第二间隔物并且可以共同接触第一源极/漏极区和第二源极/漏极区。根据专利技术构思的示例实施方式，半导体器件可以包括：从基板突出并且平行于彼此的第一至第三有源图案，第一有源图案和第二有源图案彼此间隔开第一距离，第三有源图案与第二有源图案间隔开大于第一距离的第二距离；第一栅电极和第二栅电极，交叉第一有源图案至第三有源图案；分别在第一栅电极和第二栅电极的侧壁上的第一栅间隔物和第二栅间隔物；第一源极/漏极区至第三源极/漏极区，在第一栅电极和第二栅电极的每个的侧部分别在第一有源图案至第三有源图案上；第一间隔物保护图案，在第一有源图案和第二有源图案之间延伸并且共同连接到第一栅间隔物和第二栅间隔物，第一间隔物保护图案包括与第一栅间隔物和第二栅间隔物相同的材料。根据专利技术构思的示例实施方式，半导体器件包括：基板；在基板上的第一栅电极和第二栅电极；分别在第一栅电极和第二栅电极的侧壁上的第一栅间隔物和第二栅间隔物；将第一栅间隔物连接到第二栅间隔物的间隔物保护图案。应当注意到，关于一个实施方式描述的专利技术构思的方面可以合并在不同实施方式中，尽管未对其具体地描述。即，任何实施方式的所有实施方式和/或特征可以通过任何方式和/或组合而结合。专利技术构思的这些及其他方面在以下给出的说明书中详细描述。附图说明通过以下结合附图的详细说明，示例实施方式将被更清楚地理解，在附图中：图1是示出根据专利技术构思的示例实施方式的半导体器件的平面图；图2A是示出沿图1的线I-I’和II-II’截取的横截面的横截面图，和图2B是示出沿图1的线III-III’和IV-IV’截取的横截面的横截面图；图3A、3C、4A、5A和6A分别是相应于图2A的部分“A”的放大视图；图3B、4B、5B和6B分别是相应于图2B的部分“B”的放大视图；图7A、8A、9A、10A、11A、12A和13A是示出根据专利技术构思的示例实施方式的半导体器件的制造方法的横截面图并且分别相应于沿图1的线I-I’和II-II’截取的横截面图；图7B、8B、9B、10B、11B、12B和13B是示出根据专利技术构思的示例实施方式的半导体器件的制造方法的横截面图并且分别相应于沿图1的线III-III’和IV-IV’截取的横截面图；图14是示出根据专利技术构思的示例实施方式的电子系统的示意性框图。具体实施方式为了更具体地描述示例实施方式，将参照附图详细描述各种特征。然而，描述的示例实施方式不限于此。图1是示出根据专利技术构思的示例实施方式的半导体器件的平面图。图2A是示出沿图1的线I-I’和II-II’截取的横截面的横截面图。图2B是示出沿图1的线III-III’和IV-IV’截取的横截面的横截面图。图3A、3C、4A、5A和6A分别是相应于图2A的部分“A”的放大视图。图3B、4B、5B和6B分别是相应于图2B的部分“B”的放大视图。参照图1、2A、2B、3A和3B，基板100可以包括n型MOS场效应晶体管(NMOSFET)区域NR和p型MOS场效应晶体管(PMOSFET)区域PR。基板100可以是半导体基板。例如，基板100可以包括硅基板、锗基板、或者绝缘体上硅(SOI)基板。NMOSFET区域NR和PMOSFET区域PR可以在例如第一方向D1上布置。第一方向D1可以平行于基板100的顶表面。n型晶体管可以设置在NMOSFET区域NR中并且p型晶体管可以设置在PMOSFET区域PR中。有源图案AP可以设置在NMOSFET区域NR和PMOSFET区域PR中。有源图案AP可以在第一方向D1上布置并且可以在交叉第一方向D1和平行于基板100的顶表面的第二方向D2上延伸。有源图案AP可以从基板100向上突出。例如，有源图案AP可以在垂直于基板的顶表面(例如，正交于第一方向D1和第二方向D2)的第三方向D3上突出。有源图案AP可以每个是例如基板100的一部分。在一些实施方式中，有源图案AP可以每个包括从基板100生长的外延层。NMOSFET区域NR中的有源图案AP可以具有p型导电性，PMOSFET区域PR中的有源图案AP可以具有n型导电性。虽然在附图中示出在NMOSFET区域NR和PMOSFET区域PR的每个中的两个有源图案AP，但专利技术构思的示例实施方式不限于此。在一些实施方式中，NMOSFET区域NR中的有源图案AP可以彼此间隔开第一距离d1，PMOSFET区域PR中的有源图案AP可以彼此间隔开第二距离d2。NMOSFET区域NR中的有源图案AP和PMOSFET区域PR中的有源图案AP中相邻的有源图案AP可以彼此间隔开大于第一距离d1和第二距离d2的第三距离d3。第三距离d3可以是具有不同导电类型的NMOSFET区域NR和PMOSFET区域PR彼此分离的最小距离。第一距离d1可以基本上等于第二距离d2，但是专利技术构思的实施方式不限于此。每个有源图案AP可以包括在栅结构GS下方的第一区域R1以及在栅结构GS的相反两侧的第二区域R2。第二区域R2的顶表面U2相对于基板100的顶表面低于第一区域R1的顶表面US1。在一些实施方式中，第二区域R2的顶表面U2在截面图中可以具有朝向基板100的凹入形状构造。在这种情况下，第二区域R2的顶表面U2的高度可以相应于第二区域R2的顶表面U2的最下面的部分的高度。器件隔离图案ST可以设置在基板100上以覆盖每个有源图案AP的侧壁的一部分。有源图案AP的上部分可以通过器件隔离图案ST被暴露。例如，第一区域R1的上部分可以通过器件隔离图案ST被暴露。第一区域R1的暴露的上部分可以定义为有源鳍AF。每个有源鳍AF可以选择性地或者局部地设置在栅结构GS下方。器件隔离图案ST可以包括第三至第五区域R3、R4和R5。第三区域R3可以设置在栅结构GS下方并且可以垂直地交叠栅结构GS。第四和第五区域R4和R5可以设置在栅结构GS的相反两侧并且与第三区域R3水平地间隔开。例如，第四和第五区域R4和R5可以设置在栅结构GS之间。第四区域R4可以本文档来自技高网...

【技术保护点】
一种半导体器件，包括：从基板突出的第一有源图案和第二有源图案，所述第一有源图案和所述第二有源图案在第一方向上彼此间隔开；交叉所述第一有源图案和所述第二有源图案的第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在交叉所述第一方向的第二方向上彼此间隔开；在所述第一栅电极的侧壁上的第一栅间隔物和在所述第二栅电极的侧壁上的第二栅间隔物；第一源极/漏极区和第二源极/漏极区，在所述第一栅电极和所述第二栅电极之间分别在所述第一有源图案和所述第二有源图案上，所述第一源极/漏极区和所述第二源极/漏极区在所述第一方向上彼此相邻；以及在所述第一有源图案和所述第二有源图案之间以及所述第一栅电极和所述第二栅电极之间的间隔物保护图案，所述间隔物保护图案共同连接到所述第一间隔物和所述第二间隔物并且共同接触所述第一源极/漏极区和所述第二源极/漏极区。

【技术特征摘要】
2015.11.27 KR 10-2015-01675961.一种半导体器件，包括：从基板突出的第一有源图案和第二有源图案，所述第一有源图案和所述第二有源图案在第一方向上彼此间隔开；交叉所述第一有源图案和所述第二有源图案的第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在交叉所述第一方向的第二方向上彼此间隔开；在所述第一栅电极的侧壁上的第一栅间隔物和在所述第二栅电极的侧壁上的第二栅间隔物；第一源极/漏极区和第二源极/漏极区，在所述第一栅电极和所述第二栅电极之间分别在所述第一有源图案和所述第二有源图案上，所述第一源极/漏极区和所述第二源极/漏极区在所述第一方向上彼此相邻；以及在所述第一有源图案和所述第二有源图案之间以及所述第一栅电极和所述第二栅电极之间的间隔物保护图案，所述间隔物保护图案共同连接到所述第一间隔物和所述第二间隔物并且共同接触所述第一源极/漏极区和所述第二源极/漏极区。2.如权利要求1所述的半导体器件，其中所述间隔物保护图案以及所述第一栅间隔物和所述第二栅间隔物配置为在沿所述第二方向截取的截面图中具有U形构造。3.如权利要求1所述的半导体器件，其中所述间隔物保护图案包括与所述第一栅间隔物和所述第二栅间隔物相同的材料。4.如权利要求1所述的半导体器件，其中所述间隔物保护图案接触所述第一源极/漏极区和所述第二源极/漏极区的侧壁当中彼此面对的第一侧壁。5.如权利要求4所述的半导体器件，其中所述第一源极/漏极区和所述第二源极/漏极区的所述第一侧壁连接到彼此，使得所述第一源极/漏极区和所述第二源极/漏极区的所述第一侧壁包括被连接部分。6.如权利要求5所述的半导体器件，还包括在所述被连接部分下方的气隙。7.如权利要求1所述的半导体器件，其中所述第一有源图案和所述第二有源图案的每个包括：在所述第一栅电极和所述第二栅电极下方的第一区域；和在所述第一栅电极和所述第二栅电极之间的第二区域，其中相对于所述基板的顶表面，所述第二区域的顶表面低于所述第一区域的顶表面。8.如权利要求7所述的半导体器件，还包括：在所述基板上的器件隔离图案，所述器件隔离图案覆盖所述第一有源图案和所述第二有源图案的每个的一部分侧壁，其中所述器件隔离图案包括：在所述第一栅电极和所述第二栅电极下方的第三区域；在所述第一栅电极和所述第二栅电极之间的第四区域，所述第四区域具有顶表面，所述顶表面具有相对于所述基板向下凹入形状的构造，其中所述间隔物保护图案覆盖所述第四区域。9.一种半导体器件，包括：从基板突出并且平行于彼此的第一有源图案至第三有源图案，所述第一有源图案和所述第二有源图案彼此间隔开第一距离，所述第三有源图案与所述第二有源图案间隔开大于所述第一距离的第二距离；第一栅电极和第二栅电极，交叉所述第一有源图案至第三有源图案；分别在所述第一栅电极和所述第二栅电极的侧壁上的第一栅间隔物和第二栅间隔物；第一源极/漏极区至第三源极/漏极区，在所述第一栅电极和所述第二栅电极的每个的侧部处分别在所述第一有源图案至所述第三有源图案上；以及第一间隔物保护图案，在所述第一有源图案和所述第二有源图案之间延伸并且共同连接到所述第一栅间隔物和所述第二栅间隔物，所述第一间隔物保护图案包括与所述第一栅间隔物和所述第二栅间隔物相同的材料。10.如权利要求9所述的半导体器件，其中所述第一间隔物保护图案接触所述第一源极/漏极区和所述第二源极/漏极区的侧壁当中彼此面对的第一侧壁。11.如权利要求10所述的半导体器件，还包括：保留间隔物，在所述第一源极/漏极区和所述第二源极/漏极区的与所述第一源极/漏极区和所述第二源极/漏极区的所述第一侧壁相反的至少一个第二侧壁的下部分上，其中所述保留间隔物包括与所述第一栅间隔物和所述第二栅间隔物相同的材料。12.如...

【专利技术属性】
技术研发人员：高镛璿，朴相真，赵学柱，朴炳哉，韩政男，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR