半导体器件及其形成方法技术

示例性半导体器件包括半导体衬底和在半导体衬底上方的互连结构。互连结构包括功能电路区和通过缓冲区与功能电路区间隔开的密封环的第一部分。器件还包括在互连结构上方的钝化层和在钝化层上方并且连接密封环的第一部分的密封环的第二部分。密封环的第二部分设置在缓冲区中。本发明专利技术的实施例还提供了一种形成半导体器件的方法。

Semiconductor device and method of forming the same

An exemplary semiconductor device includes a semiconductor substrate and an interconnect structure over the semiconductor substrate. The interconnect structure includes a functional circuit section and a first portion of the sealing ring spaced from the buffer and functional circuit area. The device also includes a second portion of the sealing layer above the interconnect structure and the sealing ring at the first portion of the seal ring above the passivation layer and connecting the sealing ring. The second part of the seal ring is provided in the buffer. Embodiments of the present invention also provide a method of forming a semiconductor device.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体领域，更具体地，涉及半导体器件及其形成方法。
技术介绍
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体工业经历了快速发展。大体上，该集成度的改进源自最小部件尺寸(例如，缩小半导体工艺节点至小于20nm节点)的不断减小，其允许将更多的组件集成到给定的区域中。由于最近对微型化、更高速度和更大带宽以及更低功率消耗和等待时间(latency)的需求不断增长，因此亟需用于半导体管芯的更小和更具创造性的封装技术。通常，通过使用焊料凸块的一种类型的封装件可将半导体管芯与在半导体管芯外部的其他器件连接。可通过首先在半导体管芯上形成一个或多个再分布层(RDL)/底接触金属化，然后在RDL/底接触金属化上放置焊料形成焊料凸块。在放置焊料之后，可实施回流操作以将焊料形成为期望的凸块形状。然后，可将焊料凸块放置与外部器件物理接触并可实施另一个回流操作以接合焊料凸块与外部器件。以这种方式，可在半导体管芯和外部器件之间产生诸如印刷电路板、另一个半导体管芯等的物理和电连接。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：半导体衬底；在半导体衬底上方的互连结构，其中，互连结构包括：功能电路区；以及通过缓冲区与功能电路区间隔开的密封环的第一部分；在互连结构上方的钝化层；以及在钝化层上方并且连接密封环的第一部分的密封环的第二部分，其中，密封环的第二部分设置在缓冲区中。本专利技术的实施例提供了一种半导体器件，包括：衬底；互连结构，包括在衬底的顶面处电连接至有源器件的第一导电部件；在互连结构上方的第一钝化层；密封环，包括：在互连结构中的第一部分，其中，第一部分包围第一导电部件并且通过缓冲区与第一导电部件间隔开；以及连接至第一部分并且在第一钝化层上方延伸的第二部分，其中，第二部分延伸至缓冲区中；在第一钝化层上方并且电连接至第一导电部件的第二导电部件，其中，第二导电部件和密封环的第二部分的顶面齐平；以及在第二导电部件上方的第一聚合物层，其中，第一聚合物层的侧壁在缓冲区中设置在密封环的第二部分的正上方。本专利技术的实施例提供了一种形成半导体器件的方法，包括：包围器件管芯的互连结构中的第一导电部件形成密封环的第一部分，其中，通过缓冲区将密封环的第一部分与第一导电部件隔开；在互连结构上方沉积第一钝化层；在第一钝化层上方形成第二导电部件并电连接至至少一个第一导电部件；在第一钝化层上方形成密封环的第二部分，其中，密封环的第二部分延伸至缓冲区；在第二导电部件和密封环的第二部分的侧壁上方沉积第二钝化层并且沿着第二导电部件和密封环的第二部分的侧壁延伸；以及在第二钝化层上方沉积第一聚合物层，其中，第一聚合物层延伸至缓冲区并且包括设置在密封环的第二部分正上方的侧壁。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。图1A至图8示出根据一些实施例，制造半导体器件的各个中间阶段的截面图和自顶向下的视图。图9示出根据一些实施例，用于制造半导体器件的工艺流程图。具体实施方式以下公开提供了多种不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在…下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。关于具体背景，即，晶圆级芯片尺寸封装(WLCSP)描述各个实施例。然而，可将其他实施例应用于其他类型的封装配置。各个实施例包括具有器件管芯和延伸至器件管芯中的密封环的半导体器件封装件。密封环可包围器件管芯的内部功能电路区，所述器件管芯具有在所述器件管芯中形成的功能电路。在各个实施例中，可在密封环和器件管芯的功能电路区之间形成缓冲区(例如，没有功能电路或密封环部件)。可采用缓冲区以防止(或至少减少)在管芯加工期间由密封环所致的对器件管芯的内部电路区的损坏。可在管芯上方形成具有再分布线(RDL)的钝化层和/或聚合物层，并且密封环还可延伸至这些钝化层和聚合物层。在各个实施例中，至少设置在管芯上方的密封环的部分可进一步横向延伸至缓冲区中。在整个说明书中，术语“横向”用于描述基本上平行于下层衬底的主要表面的方向并且不用于描述任何绝对方位。聚合物层的边缘可设置在密封环上方(例如，在缓冲区中)，因此，密封环可用作用于聚合物层的接合衬垫，这有利地减轻在随后的制造工艺期间产生的封装件中的应力并且减少制造缺陷(例如，分层)。图1A示出根据一些实施例，器件管芯100的截面图。管芯100可为半导体管芯并且可为诸如处理器、逻辑电路、存储器、模拟电路、数字电路、复合信号等的任何类型的集成电路。尽管自始至终称为管芯，但可存在对管芯100的一些或所有加工，同时管芯100是更大晶圆的一部分(未示出)。可应用切割工艺以分隔管芯100与晶圆中的其他部件(例如，其他器件管芯)。管芯100可包括衬底102、有源器件104和在衬底上方的互连结构106。例如，衬底102可包括掺杂或无掺杂的块状硅，或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括在绝缘体层上形成的诸如硅的半导体材料层。例如，绝缘体层可为隐埋氧化物(BOX)层或氧化硅层。在诸如硅或玻璃衬底的衬底上提供绝缘体层。可选地，衬底102可包括诸如锗的另一个元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或其组合。还可使用诸如多层次或梯度衬底的其他衬底。可在衬底102的顶面处形成诸如晶体管、电容器、电阻器、二极管、光电二极管、熔断器等的有源器件104。可在有源器件104和衬底102上方形成互连结构106。互连结构106可包括使用任何适当的方法形成的包含导电部件108(例如，导线和通孔)的层间介电层(ILD)和/或金属间介电(IMD)层。例如，ILD和IMD层可包括设置在这种导电部件之间的具有低于约4.0或甚至2.0的k值的低k介电材料。在一些实施例中，例如，ILD和IMD层可由磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BP本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；在所述半导体衬底上方的互连结构，其中，所述互连结构包括：功能电路区；以及通过缓冲区与所述功能电路区间隔开的密封环的第一部分；在所述互连结构上方的钝化层；以及在所述钝化层上方并且连接所述密封环的第一部分的所述密封环的第二部分，其中，所述密封环的第二部分设置在所述缓冲区中。

【技术特征摘要】
2015.11.13 US 14/940,9201.一种半导体器件，包括：半导体衬底；在所述半导体衬底上方的互连结构，其中，所述互连结构包括：功能电路区；...

【专利技术属性】
技术研发人员：潘信瑜，普翰屏，曹佩华，徐语晨，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71