半导体装置制造方法及图纸

形成半导体装置1，所述半导体装置包含：SiC外延层28；多个晶体管单元18，形成于SiC外延层28，通过规定的控制电压接通/关断控制；栅极电极19，与在接通时形成沟道的晶体管单元18的沟道区域32相对；栅极金属44，为了与外部的电连接而露出到最外层表面，与栅极电极19在物理上分离，但是，电连接于栅极电极19；以及内置电阻21，被配置在栅极金属44的下方，由将栅极金属44和栅极电极19电连接的多晶硅构成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及SiC半导体装置。
技术介绍
专利文献1公开了包含栅极焊盘、由多晶硅构成的栅极连结布线、以及形成在栅极连结布线上并且与栅极焊盘整体地连接的栅极金属布线的半导体装置。当对栅极焊盘施加电压时，经由栅极金属布线和栅极连结布线向形成在有源区域中的MOSFET供给功率。现有技术文献专利文献专利文献1：日本特开2010-238885号公报。
技术实现思路
专利技术要解决的课题在实用上，存在使用具有彼此并联连接的多个半导体装置（芯片）的模块的情况。在模块设置有总括起来电连接于各芯片的栅极的栅极端子。通过向该栅极端子提供控制电压，从而同时向各内置芯片的栅极施加电压来进行开关工作。但是，在这样的模块中，存在在接通时容易产生噪声这样的课题。这是因为，关于栅极电阻，在多个芯片间存在偏差，在接通控制的初期，电流集中于栅极电阻相对低的芯片。此外，栅极电阻的偏差由于制造芯片时的加工精度（蚀刻尺寸等）的偏差而产生，因此，难以排除其。另一方面，也可以将具有比各芯片内的栅极电阻大的电阻值的外置的栅极电阻相对于芯片一个一个地设置，但是，模块的构造变得复杂，产生难以装配这样的另外的课题。因此，本专利技术的目的在于提供一种通过简单的构造即使并联连接多个半导体装置来同时使用也能够降低噪声的产生的半导体装置。用于解决课题的方案本专利技术的第一半导体装置包含：SiC半导体层；多个单元，形成于所述SiC半导体层，通过规定的控制电压接通/关断控制；控制电极，与在接通时形成沟道的所述单元的沟道区域相对；控制焊盘，为了与外部的电连接而露出到最外层表面，与所述控制电极在物理上分离，但是，电连接于所述控制电极；以及内置电阻，被配置在所述控制焊盘的下方，由将所述控制焊盘和所述控制电极电连接的多晶硅构成。根据该结构，多晶体电阻（内置电阻）介于控制焊盘与单元之间。通过调节该内置电阻的电阻值，从而能够在合计了控制电极的电阻值和内置电阻的电阻值的电阻值（控制电阻）中使内置电阻的电阻值为主导。因此，即使在将在控制电阻的电阻值中存在偏差的多个半导体装置并联连接来使用的情况下，也使内置电阻的电阻值比该偏差大，由此，能够限制电流对控制电极的电阻值相对低的半导体装置的流入。其结果是，能够降低该使用时的噪声的产生。而且，构成内置电阻的多晶硅为能够通过杂质的注入等简单地控制电阻值的材料，此外，关于其加工，也通过以往的半导体制造技术来确定。因此，也能够在本专利技术的内置电阻的导入时避免半导体装置自身和具备其的模块的构造变得复杂。在本专利技术的一个实施方式中，所述控制焊盘以周围被空间所包围的方式独立地形成，所述内置电阻经由层间膜被配置于所述控制焊盘的下方区域。根据该结构，能够使用从控制焊盘的下方即外部通向多个单元的电流路径的入口部限制控制电流的流入。由此，能够防止冲击电流仅流向特定的单元。其结果是，能够降低在多个单元间的开关速度的偏差。所述内置电阻被有选择地配置于所述控制焊盘的下方区域，在所述控制焊盘的下方区域之中未配置有所述内置电阻的第一区域中埋设有所述层间膜也可。在该情况下，优选的是，还包含绝缘膜，所述绝缘膜被配置在所述内置电阻与所述SiC半导体层之间，在所述第一区域中，由所述绝缘膜的延长部构成的膜被配置在所述层间膜与所述SiC半导体层之间。根据该结构，在未配置有内置电阻的第一区域中，能够使SiC半导体层与控制焊盘的距离（绝缘膜的膜厚）大，因此，能够降低它们之间的电容。在本专利技术的一个实施方式中，在所述SiC半导体层中，在以夹着所述绝缘膜的方式与所述内置电阻相对的区域中有选择地形成有具有1×1019cm-3以下的浓度的杂质区域。根据该结构，与内置电阻相对的杂质区域的浓度为1×1019cm-3以下，因此，能够良好地抑制绝缘膜的绝缘破坏。在该情况下，优选的是，SiC半导体层为n型SiC半导体层，该半导体层在以夹着绝缘膜的方式与内置电阻相对的区域中具有1×1019cm-3以下的p-型区域。p-型区域与n型区域相比难以蓄积载流子，因此，也能够降低以夹着绝缘膜的方式彼此相对的内置电阻与p-型区域之间的电容。在本专利技术的一个实施方式中，在所述控制焊盘的表面有选择地形成有连接焊线的线区域，所述内置电阻在从所述SiC半导体层的法线方向观察的平面视中被有选择地配置于回避了所述线区域的区域。根据该结构，能够抑制在焊线的接合时内置电阻由于超声波等的冲击而受到损坏或由于其而被破坏。在该情况下，优选的是，所述内置电阻被配置在所述控制焊盘的周缘部的下方，所述线区域形成在被所述周缘部包围的所述控制焊盘的中央部。在本专利技术的一个实施方式中，包含接触通路，所述接触通路贯通所述层间膜来将所述控制焊盘和所述内置电阻电连接。根据该结构，通过沿着SiC半导体层的表面变更接触通路的位置的加工、变更通路的直径的加工等，在从外部通向多个单元的电流路径中，能够简单地调节内置电阻所贡献的电阻值。而且，这些加工只要在形成接触通路时使用配合了距离设计或通路直径设计的掩模即可，因此，也能够防止制造工序变得复杂。在本专利技术的一个实施方式中，所述内置电阻以在从所述SiC半导体层的法线方向观察的平面视中彼此具有对称性的方式配置多个。根据该结构，能够防止冲击电流仅流向特定的单元，因此，能够降低在多个单元间的开关速度的偏差。关于所述控制电极，从提高SiC设备的阈值的理由出发，优选的是，由p型的多晶硅构成，具体地，优选的是，所述控制电极包含B（硼）来作为p型杂质。含有B（硼）多晶硅相对于在Si半导体装置中通常使用的含有P（磷）多晶硅的比电阻值大。因此，含有硼多晶硅（内置电阻）即使在实现相同的电阻值的情况下也使用比含有磷多晶硅小的面积就可以。因此，能够使在SiC半导体层上的内置电阻的占有面积小，因此，能够谋求空间的有效利用。所述内置电阻的电阻值为2Ω~40Ω也可。合计了所述控制电极的电阻值和所述内置电阻的电阻值的电阻值为4Ω~50Ω也可。在本专利技术的一个实施方式中，所述内置电阻的薄层电阻为10Ω/□以上。在实用上，只要内置电阻的薄层电阻为10Ω/□以上，则即使不使内置电阻的面积变大，也能够简单地使内置电阻整体的电阻值比多个半导体装置间的电阻值的偏差大。其结果是，能够使SiC半导体层上的区域之中的为了内置电阻而成为牺牲的区域的面积小，因此，向其他的要素的布局的影响少就可以。在本专利技术的一个实施方式中，在从所述SiC半导体层的法线方向观察的平面视中，所述内置电阻的大小为每一个200μm□以下。在实用上，只要内置电阻的大小为每一个200μm□以下，则能够使SiC半导体层上的区域之中的为了内置电阻而成为牺牲的区域的面积小，能够谋求省空间化。在本专利技术的一个实施方式中，所述内置电阻的厚度为2μm以下。通过使内置电阻的厚度为2μm以下，从而能够简单地使内置电阻整体的电阻值比多个半导体装置间的电阻值的偏差大。相反地，当内置电阻过于厚时，其电阻值过于变低，因此，不可说是优选的。在本专利技术的一个实施方式中，还包含指状物，所述指状物与所述控制焊盘同样地被配置于所述半导体装置的最外层表面并且以划分规定的区域的方式从所述控制焊盘延伸，所述多个单元排列在由所述指状物划分的区域中，所述内置电阻将所述控制焊盘和所述指状物连接。像这样，对于指状物从控制焊盘延伸的状态的设备，也能够良好地应用本本文档来自技高网...

【技术保护点】
一种半导体装置，其中，包含：SiC半导体层；多个单元，形成于所述SiC半导体层，通过规定的控制电压接通/关断控制；控制电极，与在接通时形成沟道的所述单元的沟道区域相对；控制焊盘，为了与外部的电连接而露出到最外层表面，与所述控制电极在物理上分离，但是，电连接于所述控制电极；以及内置电阻，被配置在所述控制焊盘的下方，由将所述控制焊盘和所述控制电极电连接的多晶硅构成。

【技术特征摘要】
【国外来华专利技术】2013.11.28 JP 2013-2464741.一种半导体装置，其中，包含：SiC半导体层；多个单元，形成于所述SiC半导体层，通过规定的控制电压接通/关断控制；控制电极，与在接通时形成沟道的所述单元的沟道区域相对；控制焊盘，为了与外部的电连接而露出到最外层表面，与所述控制电极在物理上分离，但是，电连接于所述控制电极；以及内置电阻，被配置在所述控制焊盘的下方，由将所述控制焊盘和所述控制电极电连接的多晶硅构成。2.根据权利要求1所述的半导体装置，其中，所述控制焊盘以周围被空间所包围的方式独立地形成，所述内置电阻经由层间膜被配置于所述控制焊盘的下方区域。3.根据权利要求2所述的半导体装置，其中，所述内置电阻被有选择地配置于所述控制焊盘的下方区域，在所述控制焊盘的下方区域之中未配置有所述内置电阻的第一区域中埋设有所述层间膜。4.根据权利要求3所述的半导体装置，其中，还包含绝缘膜，所述绝缘膜被配置在所述内置电阻与所述SiC半导体层之间，在所述第一区域中，由所述绝缘膜的延长部构成的膜被配置在所述层间膜与所述SiC半导体层之间。5.根据权利要求4所述的半导体装置，其中，在所述SiC半导体层中，在以夹着所述绝缘膜的方式与所述内置电阻相对的区域中有选择地形成有具有1×1019cm-3以下的浓度的杂质区域。6.根据权利要求2~5的任一项所述的半导体装置，其中，在所述控制焊盘的表面有选择地形成有连接焊线的线区域，所述内置电阻在从所述SiC半导体层的法线方向观察的平面视中被有选择地配置于回避了所述线区域的区域。7.根据权利要求6所述的半导体装置，其中，所述内置电阻被配置在所述控制焊盘的周缘部的下方，所述线区域形成在被所述周缘部包围的所述控制焊盘的中央部。8.根据权利要求2~7的任一项所述的半导体装置，其中，包含接触通路，所述接触通路贯通所述层间膜来将所述控制焊盘和所述内置电阻电连接。9.根据权利要求1~8的任一项所述的半导体装置，其中，所述内置电阻以在从所述SiC半导体层的法线方向观察的平面视中彼此具有对称性的方式配置多个。10.根据权利要求1~9的任一项所述的半导体装置，其中，所述控制电极由p型的多晶硅构成。11.根据权利要求10所述的半导体装置，其中，所述控制电极包含B（硼）来作为p型杂质。12.根据权利要求1~11的任一项所述的半导体装置，其中，所述内置电阻的电阻值为2Ω~40Ω。13.根据权利要求1~12的任一项所述的半导体装置，其中，合计了所述控制电极的电阻值和所述内置电阻的电阻值的电阻值为4Ω~50Ω。14.根据权利要求1~13的...

【专利技术属性】
技术研发人员：长尾胜久，川本典明，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP