多晶胞芯片制造技术

本发明专利技术提出一种多晶胞芯片，其中此多晶胞芯片是可使用的。上述的多晶胞芯片可包括半导体基底、多个晶胞以及多个信号传输线组。此些晶胞可配置在半导体基底上。任二相邻晶胞间可具有相隔空间。此些信号传输线组可分别配置在至少部分此些相隔空间上，并可分别用以进行至少部分相邻晶胞间的信号传输。多晶胞芯片可通过部分此些相隔空间进行切割以切断部分此些信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分子芯片仍可使用。

Multiple cell chip

The invention provides a multi cell chip, wherein the multi cell cell chip is available. The multi cell chip can include a semiconductor substrate, a plurality of unit cell and a plurality of signal transmission lines. These cell units can be disposed on the semiconductor substrate. The space between two adjacent cells can be separated. The signal transmission line can be respectively arranged in at least part of the separated space, and can be used for at least part of the signal transmission between adjacent cell. Multi cell chip can be cut to cut off part of the signal transmission line by some part of the separated space, resulting in a number of cell chip can be divided into multiple sub chip, part of the chip can be used after cutting.

【技术实现步骤摘要】
多晶胞芯片
本专利技术涉及一种芯片，尤其涉及一种可再切割的多晶胞芯片。
技术介绍
在现今信息爆炸的时代，集成电路已与日常生活有密不可分的关系，无论在食衣住行育乐方面，通常都会使用到由集成电路元件所组成的产品。随着半导体制程技术的不断发展，愈来愈多的运算处理单元可被整合至单一芯片中，并可采用高级的半导体制程技术来制作。由于采用高级的半导体制程的制作成本(例如光罩)所费不赀，因此现行的方案大多是基于高运算力的考量来设计芯片。倘若使用者基于高运算力的考量来设计芯片，例如将多个运算处理单元整合至此芯片中，则此高运算力的芯片的成本会较高，也不适宜应用在低价且低运算力需求的电子产品中。也就是说，现行方案于芯片设计或制作完成之后，便无法再提供使用者在芯片运算力与芯片成本之间进行弹性地选择。
技术实现思路
有鉴于此，本专利技术提供一种多晶胞芯片，其中多晶胞芯片接上所需电源及信号后是可使用的(可运作的)。当多晶胞芯片尚未进行再切割时，数据可在多晶胞芯片中的多个晶胞中进行分散处理。而多晶胞芯片中的不同晶胞的信号可通过晶胞之间的信号传输线组进行传递。除此之外，使用者还可视实际应用、所需操作能力或成本的考量而以晶胞为单位来对多晶胞芯片进行弹性地切割，以切割为多个子芯片，其中切割后的部分子芯片接上所需电源及信号后仍可使用(仍可运作)。如此一来，可提高多晶胞芯片在设计或制作完成之后的使用弹性。另外，当多晶胞芯片中的部分晶胞失效时，更可将多晶胞芯片切成具有较少晶胞的子芯片，以将失效的晶胞予以切除，其中切除失效的晶胞之后的子芯片仍可正常地使用。因此，可提高多晶胞芯片的可使用率(良率)。本专利技术的多晶胞芯片接上所需电源及信号后是可使用的(可运作的)，其中多晶胞芯片可包括半导体基底、多个晶胞以及多个信号传输线组。此些晶胞可配置在半导体基底上。此些晶胞中的任二相邻晶胞间可具有相隔空间。此些信号传输线组可分别配置在至少部分此些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输。上述的多晶胞芯片可通过部分此些相隔空间进行切割以切断部分此些信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分此些子芯片接上所需电源及信号后仍可使用(仍可运作)。在本专利技术的一实施例中，上述的多晶胞芯片的此些晶胞中的至少一者可具有多个焊垫(pad)，其中此些焊垫用以耦接至外部芯片以进行信号传输。在本专利技术的一实施例中，上述的此些信号传输线组可分别用以进行上述至少部分相邻晶胞间的数据传输或电源传输。在本专利技术的一实施例中，上述的此些子芯片的每一者所具有的晶胞数量不完全相同。在本专利技术的一实施例中，上述的多个晶胞的每一者可包括至少一检测线路。检测线路可用以自动检测此晶胞与相邻晶胞之间的此信号传输线组是否被切断，并据以产生检测信号。在本专利技术的一实施例中，上述的检测线路可包括缓冲存储器、第一电阻以及第二电阻。缓冲存储器的输入端通过此晶胞与此相邻晶胞之间的此信号传输线组的一信号线而耦接到电源端，且缓冲存储器的输出端用以产生检测信号。第一电阻耦接在缓冲存储器的输入端与接地端之间。第二电阻耦接在缓冲存储器的输入端与缓冲存储器的输出端之间。在本专利技术的一实施例中，上述的多个晶胞中的每一晶胞还包括至少一接口电路。此至少一接口电路可耦接到此晶胞与此相邻晶胞之间的此信号传输线组，且可耦接到上述至少一检测线路以接收检测信号。当上述至少一检测线路检测到此信号传输线组被切断时，此至少一接口电路可自动隔离此晶胞与此信号传输线组之间的联系。在本专利技术的一实施例中，上述的此些晶胞的每一者可包括多个电路。此些电路的每一者可具有标识符(identification，ID)，其中标识符是只读的(read-only)且是唯一的，用以对这些电路的每一者进行识别。在本专利技术的一实施例中，上述的此些晶胞的每一者可包括标识符。标识符是只读的且是唯一的，用以对此些晶胞的每一者进行识别。在本专利技术的一实施例中，上述的此些晶胞的每一者与一软件协同运作，且此些晶胞的每一者根据标识符来判断是否允许使用此软件。在本专利技术的一实施例中，上述的此些晶胞的每一者用以执行一软件，且此些晶胞的每一者将标识符作为金钥(key)以对此软件进行加密或解密。在本专利技术的一实施例中，上述的部分晶胞用以同时执行一软件，并以此部分晶胞的其中一者的标识符作为金钥以对此软件进行加密或解密。在本专利技术的一实施例中，上述的此些晶胞的功能不完全相同。在本专利技术的一实施例中，上述的此些晶胞的面积不完全相同。基于上述，本专利技术实施例的多晶胞芯片可视实际应用、效能或成本需求来进行弹性地切割，以切割为多个子芯片。如此一来，可提高多晶胞芯片在设计或制作完成之后使用上的弹性。另一方面，倘若多晶胞芯片上的部分晶胞失效时，可以将多晶胞芯片切成具有较少晶胞的子芯片，以除去失效的晶胞，而除去失效的晶胞之后的子芯片仍可使用(仍可运作)，故可提高芯片的可使用率(良率)。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是依照本专利技术一实施例所示的圆片中的多晶胞芯片的结构示意图。图2是依照本专利技术一实施例所示的多晶胞芯片的一晶胞的放大示意图。图3是图1的多晶胞芯片的一切割示意图。图4是图1的晶胞中的介面电路与检测线路的结构示意图。图5是依照本专利技术另一实施例所示的圆片中的多晶胞芯片的结构示意图。图6是图1的多晶胞芯片的一晶胞的结构示意图。图7是图1的多晶胞芯片的一应用示意图。图8是依照本专利技术又一实施例所示的圆片中的多晶胞芯片的结构示意图。附图标记：10：圆片100、100’、100”：多晶胞芯片110、110_1、110_2：相隔空间120、120_D、120_L、120_R、120_U：信号传输线组140、140’、140_8、140_9、140_12、140_13、140_14、140_18、140_P、140_M、540、540_7、540_8、540_14：晶胞145：焊垫180：半导体基底241、ID、641、643：标识符290、390_1、390_2：切割线332、334、336、338：子芯片445：接口电路447：检测线路640、642、644：电路BUF：缓冲存储器DS：检测信号GND：接地端R1、R2：电阻VDD：电源端W1：信号线具体实施方式现将详细参考本专利技术的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图示及实施方式中使用相同标号的元件/构件代表相同或类似部分。以下请同时参照图1与图2。图1是依照本专利技术一实施例所示的圆片(wafer)10中的多晶胞芯片100的结构示意图。图2是依照本专利技术一实施例所示的多晶胞芯片100的其中一个晶胞140的放大示意图。圆片10可包括多个多晶胞芯片100(如图1所示)，其中多晶胞芯片100接上所需电源及信号后是可使用的(可运作的)。举例来说，多晶胞芯片100可通过接收电源电压及输入信号以进行运作，并据以产生输出信号，但本专利技术不限于此。多晶胞芯片100可包括半导体基底180、多个信号传输线组120(包括信号传输线组120_U、120_R、120_D、120_L)以及多个晶胞140(包括晶胞140_8、140_12、140_13、140_14、140_18本文档来自技高网...

【技术保护点】
一种多晶胞芯片，其特征在于，包括：半导体基底；多个晶胞，配置在该半导体基底上，该些晶胞中的任二相邻晶胞间具有相隔空间；以及多个信号传输线组，该些信号传输线组分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，其中该多晶胞芯片是可使用的，且该多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线组，致使该多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用。

【技术特征摘要】
1.一种多晶胞芯片，其特征在于，包括：半导体基底；多个晶胞，配置在该半导体基底上，该些晶胞中的任二相邻晶胞间具有相隔空间；以及多个信号传输线组，该些信号传输线组分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，其中该多晶胞芯片是可使用的，且该多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线组，致使该多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用。2.根据权利要求1所述的多晶胞芯片，其特征在于，该些晶胞中的至少一者具有多个焊垫，其中此些焊垫用以耦接至外部芯片以进行信号传输。3.根据权利要求1所述的多晶胞芯片，其特征在于，该些信号传输线组分别用以进行该至少部分相邻晶胞间的数据传输或电源传输。4.根据权利要求1所述的多晶胞芯片，其特征在于，该些子芯片的每一者所具有的晶胞数量不完全相同。5.根据权利要求1所述的多晶胞芯片，其特征在于，该些晶胞的每一者包括：至少一检测线路，用以自动检测该晶胞与相邻晶胞之间的该信号传输线组是否被切断，并据以产生检测信号。6.根据权利要求5所述的多晶胞芯片，其特征在于，该至少一检测线路包括：缓冲存储器，该缓冲存储器的输入端通过该晶胞与该相邻晶胞之间的该信号传输线组中的信号线而耦接到电源端，且该缓冲存储器的输出端用以产生该检测信号；第一电阻，耦接在该缓冲存储器的该输入端与接地端之间；以及第二电阻，耦接在该缓冲存储器的该输入端与该缓冲存储...

【专利技术属性】
技术研发人员：施炳煌，廖栋才，李桓瑞，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：中国台湾,71