工作时钟信号调整装置制造方法及图纸

本发明专利技术提供一种工作时钟信号调整装置，包括控制电路、多数个延迟单元以及检测结果产生电路。控制电路提供受测时钟信号以及参考时钟信号。延迟单元耦接控制电路，延迟单元依序串接。延迟单元接收并针对受测时钟信号进行延迟并分别产生多个延迟后时钟信号。检测结果产生电路耦接控制电路以及延迟单元，依据参考时钟信号对延迟后时钟信号进行闩锁动作，并依据该闩锁动作产生多数个检测结果。本发明专利技术通过提供延迟单元来反应集成电路中的电路元件基于其物理特性所产生的工作速度，并通过延迟单元所提供的延迟来得知集成电路所能接受的工作时钟信号的频率。如此一来，工作时钟信号的频率可以得到较佳的设定值，并提升集成电路的工作效率。

【技术实现步骤摘要】
工作时钟信号调整装置
本专利技术涉及一种工作时钟信号调整装置，尤其涉及一种可依据集成电路的物理特性进行调整的工作时钟信号调整装置。
技术介绍
在集成电路中，芯片的最高可执行速度会因为制程参数的变异、工作环境的温度、工作电压与电路设计的方式等因素产生不同的变化。为了使芯片可以提升其工作速度，本领域技术有员通过提升其工作时钟信号的频率来进行所谓的超频动作。在现有的
中，为了可以得知工作时钟信号的频率的提升范围，常利用复杂的系统来针对集成电路的工作环境、工作电压以及制程参数等物理量来进行量测。并通过这样的量测结果来得知芯片的最高可执行速度。但这样的计算方式除了需要复杂的设计外，也未必可以得到最佳的工作时钟信号的可工作频率范围，而常发生集成电路产生当机的现象，或设定过低频率的工作时钟信号降低集成电路的效能。
技术实现思路
本专利技术提供多种集成电路的工作时钟信号调整装置，可依据集成电路的物理状态进行工作时钟信号的频率调整动作。本专利技术的工作时钟信号调整装置包括控制电路、多数个延迟单元以及检测结果产生电路。控制电路提供受测时钟信号以及参考时钟信号。延迟单元耦接控制电路，延迟单元依序串接。延迟单元接收并针对受测时钟信号进行延迟并分别产生多个延迟后时钟信号。检测结果产生电路耦接控制电路以及延迟单元，依据参考时钟信号对该些延迟后时钟信号进行闩锁动作，并依据该闩锁动作产生多数个检测结果。在本专利技术的一实施例中，上述的控制电路还依据检测结果以通过调整集成电路的该工作时钟信号。在本专利技术的一实施例中，上述的受测时钟信号在第一时间点由第一准位转态为第二准位，并在第二时间点由第二准位转态为第一准位。在本专利技术的一实施例中，上述的检测结果产生电路在第一、二时间点间执行闩锁动作，并在第二时间点产生检测结果。在本专利技术的一实施例中，上述的检测结果中等于第一准位的数量与集成电路的工作速度正相关。在本专利技术的一实施例中，上述的检测结果产生电路包括多数个闩锁器以及输出级电路。闩锁器分别接收延迟后时钟信号并共同接收参考时钟信号。闩锁器依据参考时钟信号分别闩锁延迟后时钟信号以产生多个闩锁结果。输出级电路耦接闩锁器，接收闩锁结果以及受测时钟信号并在第二时间点依据闩锁结果分别产生检测结果。在本专利技术的一实施例中，上述的各延迟单元包括多数个串连耦接的反相器。在本专利技术的一实施例中，上述的集成电路针对系统时钟信号进行除频以产生参考时钟信号。在本专利技术的一实施例中，集成电路为多晶胞芯片。其中，多晶胞芯片包括半导体基底、多数个晶胞以及多数个信号传输线组。晶胞排列在半导体基底上，各晶胞与相邻的晶胞间具有至少一相隔空间。各信号传输线组配置在相邻晶胞间的相隔空间上，并用以进行至少部分相邻晶胞间的信号传输。其中多晶胞芯片是可使用的，且多晶胞芯片通过部分相隔空间进行切割以切断部分信号传输线组，致使多晶胞芯片被分割为多个子芯片，其中切割后的至少部分子芯片仍可使用。本专利技术的另一种工作时钟信号调整装置，包括时钟产生电路、多数个延迟单元以及检测结果产生电路。时钟产生电路接收参考时钟信号及调整参数，依据调整参数及参考时钟信号产生系统时钟信号。多数个延迟单元耦接时钟产生电路，且延迟单元依序串接，接收并针对系统时钟信号进行延迟并分别产生多数个延迟后时钟信号。检测结果产生电路耦接延迟单元，依据系统时钟信号对延迟后时钟信号进行闩锁动作，并依据该闩锁动作产生检测结果。本专利技术的另一种工作时钟信号调整装置包括环型震荡器。环型震荡器包括多数个延迟单元并产生该工作时钟信号。其中，时钟信号的频率依据延迟单元所提供的延迟而改变，延迟单元所提供的延迟与集成电路的工作环境参数及制程参数相关连。在本专利技术的一实施例中，工作时钟信号调整装置还包括频率比较电路。频率比较电路耦接环型震荡器以接收工作时钟信号，并接收参考时钟信号，频率比较电路依据比较参考时钟信号以及工作时钟信号以产生比较结果。其中，比较结果用以产生超频警示信号。基于上述，本专利技术通过提供延迟单元来反应集成电路中的电路元件基于其物理特性所产生的工作速度，并通过延迟单元所提供的延迟来得知集成电路所能接受的工作时钟信号的频率。如此一来，工作时钟信号的频率可以得到较佳的设定值，并提升集成电路的工作效率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为本专利技术一实施例的集成电路的工作时钟信号调整装置的示意图；图2为本专利技术另一实施例的工作时钟信号调整装置的示意图；图3为本专利技术实施例的工作时钟信号调整装置的动作波形图；图4为本专利技术另一实施例的集成电路的工作时钟信号调整装置的示意图；图5A及图5B为工作时钟信号调整装置400的工作波形图；图6为本专利技术另一实施例的集成电路的工作时钟信号调整装置的示意图；图7A及图7B为工作时钟信号调整装置600的工作波形图；图8为本专利技术再一实施例的集成电路的工作时钟信号调整装置的示意图；图9为本专利技术更一实施例的集成电路的工作时钟信号调整装置的示意图；图10为本专利技术一实施例应用工作时钟信号调整装置的多晶胞芯片的示意图。附图标记说明：100、200、400、600、800、900：工作时钟信号调整装置；1000：多晶胞芯片；110、210、640：控制电路；121～12N、221～223、421～42N：延迟单元；410、610：时钟产生器；130、230、430、630：检测结果产生电路；431～43(N-1)、631～63(N-1)、660：闩锁器；SYSCK：系统时钟信号；DETCK：受测时钟信号；REFCK：参考时钟信号；DE1～DEN、DEM：延迟后时钟信号；LDE1～LDEN：闩锁结果；ALDE：运算结果；650：逻辑运算电路；ST1～ST10：取样时间点；PARA：调整参数；DETR：检测结果；IV1～IVM：反相器；DFF1～DFF3：D型正反器；Rn：重置端；CK：时钟端；D：数据端；Q：输出端；T1、T2：时间点；LR1～LR3：闩锁结果；231：电路；232、440：输出级电路；810、910：环型震荡器；OCK：工作时钟信号；920：频率比较电路；ALRM：超频警示信号；CELL：晶胞；SUB：半导体基板；PAD：焊垫；OCI：信号传输线组。具体实施方式以下请参照图1，图1为本专利技术一实施例的集成电路的工作时钟信号调整装置的示意图。工作时钟信号调整装置100设置在集成电路上。工作时钟信号调整装置100包括控制电路110、延迟单元121～12N以及检测结果产生电路130。控制电路110接收系统时钟信号SYSCK并提供受测时钟信号DETCK以及参考时钟信号REFCK。延迟单元121～12N依序串接，且延迟单元121耦接至控制电路110以接收受测时钟信号DETCK。延迟单元121～12N针对受测时钟信号DETCK进行延迟并分别产生多数个延迟后时钟信号DE1～DEN。检测结果产生电路130则耦接控制电路110以及延迟单元121～12N，并依据参考时钟信号REFCK对延迟后时钟信号DE1～DEN进行闩锁动作，检测结果产生电路130且依据上述的闩锁动作产生多数个检测结果DETR。在动作细节方面，控制电路110可依据系统时钟信号SYSCK来产生受测时钟信号DETCK以及参考时本文档来自技高网...

【技术保护点】
一种集成电路的工作时钟信号调整装置，其特征在于，包括：控制电路，提供受测时钟信号以及参考时钟信号；多数个延迟单元，耦接所述控制电路，且所述多数个延迟单元依序串接，接收并针对所述受测时钟信号进行延迟并分别产生多数个延迟后时钟信号；以及检测结果产生电路，耦接所述控制电路以及所述多数个延迟单元，依据所述参考时钟信号对所述多数个延迟后时钟信号进行闩锁动作，并依据所述闩锁动作产生多数个检测结果。

【技术特征摘要】
1.一种集成电路的工作时钟信号调整装置，其特征在于，包括：控制电路，提供受测时钟信号以及参考时钟信号；多数个延迟单元，耦接所述控制电路，且所述多数个延迟单元依序串接，接收并针对所述受测时钟信号进行延迟并分别产生多数个延迟后时钟信号；以及检测结果产生电路，耦接所述控制电路以及所述多数个延迟单元，依据所述参考时钟信号对所述多数个延迟后时钟信号进行闩锁动作，并依据所述闩锁动作产生多数个检测结果。2.根据权利要求1所述的工作时钟信号调整装置，其特征在于，所述控制电路还依据所述多数个检测结果以通过调整所述集成电路的所述工作时钟信号。3.根据权利要求1所述的工作时钟信号调整装置，其特征在于，所述受测时钟信号在第一时间点由第一准位转态为第二准位，并在第二时间点由所述第二准位转态为所述第一准位。4.根据权利要求3所述的工作时钟信号调整装置，其特征在于，所述检测结果产生电路在所述第一、二时间点间执行所述闩锁动作，并在所述第二时间点产生所述多数个检测结果。5.根据权利要求3所述的工作时钟信号调整装置，其特征在于，所述检测结果中等于所述第一准位的数量与所述集成电路的工作速度正相关。6.根据权利要求3所述的工作时钟信号调整装置，其特征在于，所述检测结果产生电路包括：多数个闩锁器，分别接收所述多数个延迟后时钟信号并共同接收所述参考时钟信号，所述多数个闩锁器依据所述参考时钟信号分别闩锁所述多数个延迟后时钟信号以产生多数个闩锁结果；以及输出级电路，耦接所述多数个闩锁器，接收所述多数个闩锁结果以及所述受测时钟信号并在所述第二时间点依据所述多数个闩锁结果分别产生所述多数个检测结果。7.根据权利要求1所述的工作时钟信号调整装置，其特征在于，各所述延迟单元包括多数个串连耦接的反相器。8.根据权利要求1所述的工作时钟信号调整装置，其特征在于，所述集成电路针对系统时钟信号进行除频以产生所述参考时钟信号。9.根据权利要求1所述的工作时钟信号调整装置，其特征在于，所述集成电路为多晶胞芯片，包括：一半导体基底；多个晶胞，配置在所述半导体基底上，所述多数个晶胞中的任二相邻晶胞间具有相隔空间；以及多组信号传输线，所述多组信号传输线分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分所述多组信号传输线，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分所述多个子芯片仍可使用。10.一种集成电路的工作时钟信号调整装置，其特征在于，包括：时钟产生电路，接收参考时钟信号及调整参数，依据所述调整参数及所述参考时钟信号产生系统时钟信号；多数个延迟单元，耦接所述时钟产生电路，且所述多数个延迟单元依序串接，接收并针对所述系统时钟信号进行延迟并分别产生多数个延迟后时钟信号；以及检测结果产生电路，耦接所述多数个延迟单元，依据所述系统时钟信号对所述多数个延迟后时钟信号进行闩锁动作，并依据所述闩锁动作产生检测结果。11.根据权利要求10...

【专利技术属性】
技术研发人员：施炳煌，廖栋才，李桓瑞，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：中国台湾,71