多晶胞芯片制造技术

本发明专利技术提供一种多晶胞芯片，包括半导体基底、多数个晶胞、多数个信号传输线组、多数个信号传输线组以及多数条操作电压传输导线。任二相邻晶胞间可具有相隔空间。信号传输线可分别配置在至少部分该些相隔空间上以进行至少部分相邻晶胞间的信号传输。多晶胞芯片可通过部分相隔空间进行切割以切断部分信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分子芯片仍可使用。辅助电路分别被信号传输线组覆盖。操作电压传输导线配置在相隔空间中。其中，各辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收操作电压。该多晶胞芯片，在所提供的可切割空间中提供辅助电路，以提升多晶胞芯片的效能。

Multiple cell chip

The invention provides a multi cell chip includes a semiconductor substrate, a plurality of unit cell, a plurality of signal transmission lines, a plurality of signal transmission lines and a plurality of voltage transmission lines. The space between two adjacent cells can be separated. The signal transmission lines may be configured at least in some of the spaced space for signal transmission between at least some adjacent cell units. Multi cell chip can be cut to cut off part of the signal transmission line through part separated by space, resulting in a number of cell chip can be divided into multiple sub chip, part of the chip can be used after cutting. The auxiliary circuit is respectively the signal transmission line coverage. The operating voltage transmission wire is disposed in spaced space. Wherein, each auxiliary circuit is coupled to the corresponding operation voltage transmission wire and receives the operation voltage through the corresponding operation voltage transmission wire. The multi cell chip provides an auxiliary circuit in the provided cutting space to enhance the performance of the multi cell chip.

【技术实现步骤摘要】
多晶胞芯片
本专利技术是有关于一种可被切割的多晶胞芯片。
技术介绍
随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断地推陈出新，人们对于电子产品的数据处理能力的要求也愈来愈高。在现行的电子技术当中，通常可在电子产品中配置多个处理芯片，并将所要处理的数据通过该些处理芯片进行分散处理，以提升电子产品的数据处理能力。当单一存取装置需要针对多个处理器进行信息传输时，常会因硬体所能提供的频宽限制，而降低了信息的传输效率。这种情况，在当需要进行大量的数据传输动作时，存取装置就无法即时的完成数据存取的动作，造成系统效率的下降。此外，在提升芯片供作效能的同时，产品价格也成为电子装置是否具有市场竞争力的重要因素。因此，如何提供高效能且具有合理价格的电子产品，是现今设计者的重要课题。
技术实现思路
本专利技术提供一种多晶胞芯片，在所提供的可切割空间中提供辅助电路，以提升多晶胞芯片的效能。本专利技术的多晶胞芯片接上所需电源及信号后是可使用的。其中，多晶胞芯片包括半导体基底、多数个晶胞、多数个多信号传输线组、多数个辅助电路以及多数条操作电压传输导线。该些晶胞可配置在半导体基底上。该些晶胞中的任二相邻晶胞间可具有相隔空间。该些信号传输线可分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输。上述的多晶胞芯片可通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分该些子芯片接上所需电源及信号后仍可使用。辅助电路设置在半导体基底上并分别被信号传输线组覆盖。操作电压传输导线配置在相隔空间中，且各操作电压传输导线的两端分别耦接至相邻的二晶胞。其中，各辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收操作电压。在本专利技术的一实施例中，其中当上述的相隔空间中的多个被切割相隔空间提供作为一切割通道以进行切割时，被切割相隔空间上的操作电压传输导线对应被切断。在本专利技术的一实施例中，多晶胞芯片还包括至少一辅助周边电路。辅助周边电路形成在多个相邻的相隔空间之间，辅助周边电路耦接至相邻的相隔空间中的辅助电路。在本专利技术的一实施例中，当上述的相隔空间中的多个被切割相隔空间提供作为切割通道以进行切割时，耦接被切割相隔空间中的辅助电路的辅助周边电路对应被切断。在本专利技术的一实施例中，上述的辅助周边电路包括耦接至相邻的相隔空间中的辅助电路的至少一传输导线。在本专利技术的一实施例中，多晶胞芯片还包括多数条接地电压传输导线。接地电压传输导线配置在相隔空间中，且各操作电压传输导线的两端分别耦接至相邻的二晶胞。其中，各辅助电路耦接至对应的接地电压传输导线，并通过对应的接地电压传输导线接收参考接地电压。在本专利技术的一实施例中，上述的晶胞的尺寸不完全相同。在本专利技术的一实施例中，上述的各晶胞包括多数个接口电路。接口电路分别耦接至对应的辅助电路，以作为各晶胞与对应的辅助电路的信息信号传输线组。其中，各接口电路检测对应的辅助电路是否被切断，并在当对应的辅助电路被切断时停止工作。在本专利技术的一实施例中，上述的各晶胞包括处理器电路及记忆体电路中的至少其中之一。在本专利技术的一实施例中，上述的信号传输线组由可切割的多晶胞芯片中的多个金属层来建构，辅助电路由金属层下的多数个半导体层来建构。基于上述，本专利技术利用相隔空间，并在相隔空间中信号传输线组下方设计辅助电路。通过辅助电路可增加各晶胞的工作能力，在不增加芯片面积的条件下，有效提升可切割的多晶胞芯片的工作效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是本专利技术一实施例的多晶胞芯片的示意图；图2是本专利技术实施例的多晶胞芯片的细部结构示意图；图3是本专利技术实施例的可切割的多晶胞芯片的一实施方式的示意图；图4是本专利技术另一实施例的可切割的多晶胞芯片的示意图；图5是本专利技术再一实施例的可切割的多晶胞芯片的示意图；图6是本专利技术实施例的可切割的多晶胞芯片的一实施方式的示意图；图7是本专利技术实施例的辅助周边电路的实施方式示意图。附图标记说明：100、200、300、400、500：可切割的多晶胞芯片；SUB：半导体基底；CELL、201～204、301～304、401～404、501～504：晶胞；OCI、OCI1～OCI4：信号传输线组；211～214、311～314、411～414、511～514、701、702：辅助电路；VL1～VL4：操作电压传输导线；SL2、SL1：切割通道；GL1～GL4：接地电压传输导线；INT11、INT12、INT21、INT22、INT31、INT32、INT41、INT42：接口电路；520、700：辅助周边电路；WIR1、WIR2：传输导线。具体实施方式请参照图1，图1是本专利技术一实施例的可切割的多晶胞芯片的示意图。可切割的多晶胞芯片100包括半导体基底SUB、多个晶胞CELL以及多个信号传输线组OCI。晶胞CELL排列在半导体基底SUB上，晶胞CELL中相邻晶胞间分别具有多数个相隔空间。信号传输线组OCI分别配置在相隔空间中，用以进行相邻晶胞间的数据传输动作。各晶胞CELL包括处理器电路及记忆体电路中的至少其中之一。接着请参照图2，图2是本专利技术实施例的多晶胞芯片的细部结构示意图。在图2中，在可切割的多晶胞芯片200中，晶胞201～204相临排列在相同的半导体基板上。其中，晶胞201与202相邻的侧边间具有相隔空间，信号传输线组OCI2配置在晶胞201与202间的相隔空间上，并且，值得注意的，多晶胞芯片200还包括辅助电路212配置在晶胞201与202间的相隔空间中。其中，信号传输线组OCI2覆盖在辅助电路212上方。同理，晶胞201与203、晶胞202与204、晶胞203与204相邻的侧边间也可分别具有相隔空间。这些相隔空间中被可分别配置辅助电路211、213以及214，及分别覆盖辅助电路211、213以及214的信号传输线组OCI1、OCI3以及OCI4。在此，信号传输线组OCI1、OCI2、OCI3以及OCI4分别用来进行晶胞201与203间、晶胞201与202间、晶胞202与204间以及晶胞203与204间的数据传输动作。而辅助电路211、212、213以及214则可分别耦接至晶胞201与203、晶胞201与202、晶胞202与204以及晶胞203与204以辅助晶胞所进行的电路操作。值得注意的是，可切割的多晶胞芯片200上还包括多条操作电压传输导线VL1～VL4。其中，操作电压传输导线VL1配置在晶胞201及203的相隔空间中，且其两端分别耦接至晶胞201及203；操作电压传输导线VL2配置在晶胞201及202的相隔空间中，且其两端分别耦接至晶胞201及202；操作电压传输导线VL3配置在晶胞202及204的相隔空间中，且其两端分别耦接至晶胞202及204；以及，操作电压传输导线VL4配置在晶胞203及204的相隔空间中，且其两端分别耦接至晶胞203及204。操作电压传输导线VL1～VL4用来传输操作电压，并且，辅助电路211、212、213以及214分别耦接至操作电压传输导线VL1～VL4以接收所需要的操作电压。在本专利技术一实施例中，操作电压传输导线VL1～本文档来自技高网...

【技术保护点】
一种多晶胞芯片，其特征在于，包括：半导体基底；多数个晶胞，排列在所述半导体基底上，该些晶胞中相邻晶胞间分别具有多数个相隔空间；多数个信号传输线组，配置在至少部分该些相隔空间中，并分别用以进行至少部分相邻晶胞间的信号传输；多数个辅助电路，设置在所述半导体基底上并分别被该些信号传输线组覆盖；以及多数条操作电压传输导线，分别配置在该些相隔空间中，且各所述操作电压传输导线的两端分别耦接至相邻的二晶胞，其中，其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用，且各所述辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收一操作电压。

【技术特征摘要】
1.一种多晶胞芯片，其特征在于，包括：半导体基底；多数个晶胞，排列在所述半导体基底上，该些晶胞中相邻晶胞间分别具有多数个相隔空间；多数个信号传输线组，配置在至少部分该些相隔空间中，并分别用以进行至少部分相邻晶胞间的信号传输；多数个辅助电路，设置在所述半导体基底上并分别被该些信号传输线组覆盖；以及多数条操作电压传输导线，分别配置在该些相隔空间中，且各所述操作电压传输导线的两端分别耦接至相邻的二晶胞，其中，其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用，且各所述辅助电路耦接至对应的操作电压传输导线，并通过对应的操作电压传输导线接收一操作电压。2.根据权利要求1所述的多晶胞芯片，其特征在于，当该些相隔空间中的多个被切割相隔空间提供作为切割通道以进行切割时，该些被切割相隔空间上的操作电压传输导线与对应连接的辅助电路的耦接路径对应被切断。3.根据权利要求1所述的多晶胞芯片，其特征在于，还包括：至少一辅助周边电路，形成在多个相邻的相隔空间之间，所述辅助周边电路耦接至该些相邻的相隔空间中的辅助电路。4.根据权利要...

【专利技术属性】
技术研发人员：施炳煌，廖栋才，李桓瑞，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：中国台湾,71