一种FPGA的同步时钟装置制造方法及图纸

本实用新型专利技术提供一种FPGA的同步时钟装置包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且时源单元包括参考源选择模块连接，参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；内部时钟单元，可以为时源单元的参考源选择模块提供参考时间信号，并且还可以为信号输出单元和多时源滑步切换单元提供脉冲信号；多时源滑步切换单元在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。这样可以自动选择最佳的时间源，并且在时源信号传递过程中和/或不同时间源切换过程中，能够通过校正模块时时更新输出单元需要的时源信号。

【技术实现步骤摘要】

本技术涉及一种FPGA的同步时钟装置，尤其涉及是单片FPGA的同步时钟装置。
技术介绍
随着电力自动化技术的发展，对同步时钟装置的要求已经不仅仅停留在对时精度上的要求上，同时要求其具有更好的稳定性。进一步提高要求，同步时钟装置应具备可管理性。稳定性主要体现在多时源切换和守时精度上，通常来讲，多时源切换时要求逐渐逼近其调整值，滑动步进0.2μs/s；要求连续守时12小时，守时精度优于1μs/h。现有技术中公开了相关的同步时钟装置技术，例如CN102540902A公开了一种单平台多传感器信息融合处理器及实验系统，其公开一种单平台多传感器信息融合处理器及实验系统，单平台多传感器信息融合处理器包括通信模块，控制模块，信息融合处理模块和电源模块。实验系统包括单平台多传感器信息融合处理器设备和一台计算机，两者之间通过USB数据线相连，完成数据的交互。本实用新型可以模拟多模复合制导弹药的末制导过程，包括由计算机的数字导引头伺服系统和多传感器信息融合处理器组成的末制导的导引头小回路和由计算机的弹载综控计算机和多传感器信息融合处理器组成的导弹和目标相对运动控制大回路，可以对信息融合处理的算法进行实时的仿真，并可以通过计算机对处理结果进行在线显示。CN102593955B公开了一种综合性智能化时间频率测试系统与测试方法，其系统包括GPS/北斗天线接收器、设有数据库且运行测试分析管理程序的管理机以及分别通过通讯链路连接管理机实现程控的时间频率标准源和时标脉冲、标准频率、IRIG－B码、NTP/SNTP报文、PTP报文测试设备。设有智能时间频率信号切换器，管理机的程控通过测试分析管理程序实现，由智能时间频率信号切换器分别进行程控切换，用于综合性智能化时间频率测试。可以在无须人工干预的情况下，简便而有效地对被测试的时间同步设备进行有效的智能化综合性测试，切实提高时间同步设备复杂业务功能和性能测试的智能化、标准化、系统化水平，测试性能更加准确，测试效率更高，测试时间大大缩短。CN203416271U公开了一种多时源寻优时间同步装置，其包括至少两个结构相同的单元，每个单元中全球定位系统地面接收机与计数器连接，计数器还连接该单元中的比较器；高稳晶振与每个单元内的计数器之间直接连接或者通过锁相倍频器连接；每个单元中比较器分别接入多路选择器的一个输入端；每个单元中的计数器、比较器和寄存器分别与单片机相连接；单片机的输出端还与多路选择器相连接。具有综合成本较低，算法适应性强，支持多路时钟源互备寻优，支持多种时差补偿策略，能实现高精度的守时，并且时间信号输出稳定可靠等特点。但是上述技术在的时钟在稳定性方面不达标，其核心部件也无法使用可编程的单片机。
技术实现思路
技术人在实现本技术的过程中发现，上述公开的专利文件均未涉及多时源滑步切换装置及其运行方式的描述，不能更好的实现多时源切换以实现稳定性，此外上述公开的专利文件均不具备日志查询装置以实现可管理性。为了解决上述技术问题，本技术提供一种FPGA的同步时钟装置，其特征在于，包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且所述时源单元包括三个并联的第一时间源、第二时间源和第三时间源，所述三个并联的时间源与参考源选择模块连接，所述参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；所述内部时钟单元，可以为所述时源单元的参考源选择模块提供参考时间信号，并且还可以为所述信号输出单元和所述多时源滑步切换单元提供脉冲信号；所述多时源滑步切换单元包括校正模块，并且能够将信号输出至所述信号输出单元，所述校正模块根据来自参考源选择模块提供的时间源和所述内部时钟单元提供的脉冲信号进行比较，在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。这样可以自动选择最佳的时间源，并且在时源信号传递过程中和/或不同时间源切换时，能够通过校正模块时时更新输出单元需要的时源信号。优选地，所述多时源滑步切换单元还包括时差比较模块，所述时差比较模块包括秒脉冲比较器和时间比较器；并且输入至多时源滑步切换单元首先经过所述时差比较模块之后，再输入至所述校正模块。这样可以准确计算出时间信号与内部基准时间的差值。优选地，所述多时源滑步切换单元还包括过滤模块，所述过滤模块包括融合滤波器和分频计算器；并且所述校正模块的信号经过所述过滤模块之后，才输出至所述信号输出单元。这样能够通过校正模块及时地调整切换过程中信号超前和/或滞后问题。优选地，所述时源单元还包括三个分别与所述第一时间源、第二时间源和第三时间源串联的信息解码模块。这样可以让时间源以一种更加稳定的信号形式进行传递。优选地，所述第一时间源为卫星信号，所述第二时间源为热备份同步时钟的IRIG-B信号，所述第三时间源为本地的IRIG-B码信号。这些时间源，可以让FPGA的同步时钟装置可以选择多种稳定的时间信号。优选地，所述三个解码模块分别并联之后，再与所述参考源选择模块连接，并且所述参考源选择模块中包括状态位判断子模块、优先级判断子模块和多时源判断子模块。这些自模块可以让参考源选择模块的结果更加智能化。优选地，所述内部时钟单元内设置有倍频模块和过滤模块。这样可以得到高精度的参考时间和参考脉冲，并且信号更加稳定。优选地，所述FPGA的同步时钟装置，还包括日志单元，并且所述信号输出单元内设置有报文输出模块，所述报文输出模块将所述信号输出单元的信息输出至日志单元。优选地，所述时源单元的信号和所述内部时钟单元的信号也都会输入至所述日志单元。采用日志单元，这样可以客观地记录同步时钟装置在过去一段时间内的运行状况，帮助管理人更好的管理同步时钟装置。采用上述优选的实施方式，在时间源切换过程中拒绝突变，保证平缓过渡，提高了同步时钟装置的稳定性。附图说明图1为实施例一涉及一种FPGA的同步时钟装置的结构框图。图2为图1中内部时钟单元的结构框图。图3为图1中多时源滑步切换单元的结构框图。图4为图1中信号输出单元的结构框图。图5为实施例一涉及一种FPGA的同步时钟装置控制方法的流程图。图6为实施例二涉及一种FPGA的同步时钟装置中时源单元的结构框图。图7为实施例三涉及一种FPGA的同步时钟装置的结构框图。图8为图7中日志单元的结构框图。图9为图7种报文信号输出模块的结构框图。...

【技术保护点】
一种FPGA的同步时钟装置，其特征在于，包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且所述时源单元包括三个并联的第一时间源、第二时间源和第三时间源，所述三个并联的时间源与参考源选择模块连接，所述参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；所述内部时钟单元，可以为所述时源单元的参考源选择模块提供参考时间信号，并且还可以为所述信号输出单元和所述多时源滑步切换单元提供脉冲信号；所述多时源滑步切换单元包括校正模块，并且能够将信号输出至所述信号输出单元，所述校正模块根据来自参考源选择模块提供的时间源和所述内部时钟单元提供的脉冲信号进行比较，在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。

【技术特征摘要】
1.一种FPGA的同步时钟装置，其特征在于，包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且
所述时源单元包括三个并联的第一时间源、第二时间源和第三时间源，所述三个并联的时间源与参考源选择模块连接，所述参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；
所述内部时钟单元，可以为所述时源单元的参考源选择模块提供参考时间信号，并且还可以为所述信号输出单元和所述多时源滑步切换单元提供脉冲信号；
所述多时源滑步切换单元包括校正模块，并且能够将信号输出至所述信号输出单元，所述校正模块根据来自参考源选择模块提供的时间源和所述内部时钟单元提供的脉冲信号进行比较，在时源信号传递过程中和/或不同时间源切换时，及时校正输出至信号输出单元的信号。
2.如权利要求1所述FPGA的同步时钟装置，其特征在于，所述多时源滑步切换单元还包括时差比较模块，所述时差比较模块包括秒脉冲比较器和时间比较器；并且输入至多时源滑步切换单元首先经过所述时差比较模块之后，再输入至所述校正模块。
3.如权利要求1所述FPGA的同步时钟装置，其特征在于，所述多时源滑步切换单元还包括过滤模块，所述过滤模块包括融合滤波器和分频计算器；并且所述校正模块的信号经过所述过滤模块之后，才输...

【专利技术属性】
技术研发人员：吴军，陈栩，张步林，张官勇，朱永进，邢志兵，黄雨晴，张金奎，
申请(专利权)人：南京大全自动化科技有限公司，
类型：新型
国别省市：江苏;32