温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本实用新型提供一种FPGA的同步时钟装置包括：时源单元，内部时钟单元，信号输出单元和多时源滑步切换单元；并且时源单元包括参考源选择模块连接，参考源选择模块连接根据预定的方法选择最佳的时间源，并且输出至多时源滑步切换单元；内部时钟单元，可以为...
该专利属于南京大全自动化科技有限公司所有，仅供学习研究参考，未经过南京大全自动化科技有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。