一种变流器DSP上电复位控制方法技术

一种变流器DSP上电复位控制方法，双处理器监控芯片U1与CPLD芯片U2连接，CPLD芯片U2与DSP芯片U3连接，在变流器上电之后，当1.9V电源电压未达到1.68V时，双处理器监控芯片U1产生低电平，CPLD芯片U2采集通过逻辑算法将双处理器监控芯片U1的状态赋值给DSP芯片U3使得DSP芯U3片处于复位状态；当1.9V电源电压达到1.68V时，双处理器监控芯片U1延迟200ms，翻转为高电平，CPLD芯片U2根据采集的上升沿和DSP芯片U3提供的低速时钟信号CLK来进行脉冲计数算法来产生1个高电平为21us，低电平为34us的复位脉冲，复位脉冲通过CPLD芯片U2输出给DSP芯片U3来给DSP芯片U3复位1次，复位完成之后CPLD芯片U2将双处理监控芯片U1的电平状态赋值给DSP芯片U3。

【技术实现步骤摘要】
一种变流器DSP上电复位控制方法
本专利技术涉及一种应用于风力发电变流器的DSP上电复位控制方法。
技术介绍
DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法，目前风力发电中的变流器绝大部分都是采用的DSP芯片作为处理器。CPLD(ComplexProgrammableLogicDevice)复杂可编程逻辑器件,主要是由可编程逻辑宏单元(MC，MacroCell)围绕中心的可编程互连矩阵单元组成，具有延时可预测，速度快以及可编辑的特性，目前风力发电变流器中绝大部分都采用CPLD作为协处理器。风能作为一种清洁的可再生能源，在我国的电力系统中所占的比例逐年提高，变流器作为风力发电电控系统的核心部件，得到了广泛的应用，因为风力发电机组一般都安装在地处偏远，风资源丰富的地区，并且机组与机组之间的距离也非常远，因此当机组由于一些原因掉电之后再上电时，有部分变流器的DSP芯片会由于复位不充分导致上电之后程序不运行。现有解决的DSP上电复位的方法是上电后进行人工手动复位，这种方法耗费人力成本较多，不适用于风力发电的运行环境；还有一种方法是设计专门的监测电路，当监测到DSP上电程序不运行后，通过复位电路重新给DSP芯片复位，使其运行，这种方法成本较高，结构复杂，并且更新程序时需要将该部分电路人工停止使用，非常复杂。
技术实现思路
本专利技术的目的在于克服现有变流器的DSP上电过程由于复位不充分原因造成的程序不运行的缺点，提出一种变流器DSP上电复位控制方法。本专利技术解决其技术问题所采用的技术方案是：本专利技术变流器DSP上电复位控制方法基于如下电路实现。该电路包含双处理器监控芯片U1、CPLD芯片U2和DSP芯片U3。双处理器监控芯片U1的作用是监控1.9V电源变化，产生复位信号RST，CPLD芯片U2的作用是接收复位信号以及时钟信号，进行算法运算,DSP芯片U3的作用是产生时钟信号以及接收复位信号产生复位动作。处理双处理器监控芯片U1与CPLD芯片U2连接，CPLD芯片U2和DSP芯片U3连接。本专利技术变流器DSP上电复位控制方法包括如下步骤：1、当变流器开始上电，供电的1.9V电源开始从0V上升。当双处理器监控芯片U1检测到1.9V的电源电压值达到1.68V前，双处理器监控芯片U1发出低电平信号给CPLD芯片U2，CPLD芯片U2通过逻辑算法发出低电平信号给DSP芯片U3，保持DSP芯片U3处于复位状态；当双处理器监控芯片U1检测到1.9V的电源电压达到1.68V之后，双处理器监控芯片U1延迟200ms，发出的信号从低电平翻转为高电平；2、CPLD芯片U2内部分配一个7位寄存器QS和一个2位寄存器HS，CPLD芯片U2检测到双处理器监控芯片U1发出的信号从低电平翻转为高电平之后，开始采集DSP芯片U3发出的CLK信号，同时将7位寄存器QS和2位寄存器HS清零，从接收到第一个CLK信号上升沿开始，2位寄存器HS置位“01”，此时将DSP芯片U3的复位信号置位为1；3、当接CPLD芯片U2收到CLK信号的第二个上升沿时，7位寄存器QS置位“0000010”，依次类推，当7位寄存器QS数值为“1000000”时，将DSP芯片U3的复位信号置位为0；4、当7位寄存器QS数值为“1111111”时，将DSP芯片的复位信号置位为1，同时将2位寄存器HS置位为“01”，CPLD芯片U2算法检测到2位寄存器HS不为1时，跳出复位算法，将双处理器监控芯片U1的复位信号的值直接赋给DSP芯片(U3)的复位信号。本专利技术采用的变流器DSP上电方法与现有技术比较具有以下的有益效果：1、结构简单，所需要的信号只有复位信号和时钟信号，需要的电路都是已有电路。2、响应速度快，能够在us级别对于DSP芯片进行第二次复位，有效避免程序运行，误报故障。3、成本低，算法放在CPLD中，不需要额外处理器，无需增加额外的电路。附图说明图1本专利技术的电路简图；图2本专利技术的逻辑流程图；具体实施方式下面结合附图和具体实施方式对本专利技术进一步说明。如图1所示，本专利技术基于如下电路实现，该电路包括：双处理器监控芯片U1、CPLD芯片U2和DSP芯片U3，双处理器监控芯片U1的2引脚为监控1.9V电压功能，5引脚为RST复位信号产生引脚；CPLD芯片U2的137引脚为RST复位信号接收引脚，142引脚为XRST复位信号发送引脚，31引脚为时钟信号CLK接收引脚；DSP芯片U3的80引脚为XRST复位信号接收引脚，138引脚为时钟信号CLK发送引脚。双处理器监控芯片U1的的2引脚与1.9V电压链接，5引脚CPLD芯片U2的137引脚相连接，CPLD芯片U2的142引脚与DSP芯片U3的80引脚相连接，DSP芯片U3的138引脚与CPLD芯片U2的31引脚相连接。如图2所示，本专利技术变流器DSP上电复位控制方法包括如下步骤：1、当变流器开始上电，供电的1.9V电源开始从0V上升。当双处理器监控芯片U1的2引脚检测到1.9V的电源电压值达到1.68V前，双处理器监控芯片U1的5引脚发出低电平信号给CPLD芯片U2的137引脚，CPLD芯片U2通过逻辑算法发出低电平信号通过142引脚给DSP芯片U3的80引脚，保持DSP芯片U3处于复位状态；当双处理器监控芯片U1的2引脚检测到1.9V的电源电压达到1.68V之后，双处理器监控芯片U1延迟200ms从5引脚发出的信号从低电平翻转为高电平；2、CPLD芯片U2内部分配一个7位寄存器QS和一个2位寄存器HS，CPLD芯片U2的137引脚检测到双处理器监控芯片U1的5引脚发出的RST信号由低电平翻转为高电平之后，开始通过CPLD芯片U2的31引脚采集DSP芯片U3的138引脚发出的CLK信号，同时将7位寄存器QS和2位寄存器HS清零，从接收到第一个CLK信号上升沿开始，2位寄存器HS置位“01”，此时将DSP芯片U3的80引脚复位信号XRST置位为1；3、当接CPLD芯片U2的31引脚收到CLK信号的第二个上升沿时，QS寄存器置位“0000010”，依次类推，当QS寄存器数值为“1000000”时，将DSP芯片U3的80引脚复位信号XRST置位为0；4、当QS寄存器数值为“1111111”时，将DSP芯片U3的80引脚复位信号XRST置位为1，同时将2位寄存器HS置位为“01”，CPLD芯片U2算法检测到2位寄存器HS不为1时，跳出复位算法，将双处理器监控芯片U1的5引脚复位信号RST的值直接赋给DSP芯片U3的80引脚复位信号XRST。本文档来自技高网...

【技术保护点】
一种变流器DSP上电复位控制方法，基于如下电路实现，该电路包括双处理器监控芯片U1、CPLD芯片U2和DSP芯片U3，CPLD芯片U2分别与双处理监控芯片U1和DSP芯片U3相连，其特征在于：所述变流器DSP上电复位控制方法包括如下步骤：步骤1、当变流器处于开始上电，供电的1.9V电源开始从0V上升；双处理器监控芯片U1在检测到1.9V的电源电压值达到1.68V前，发出低电平信号给CPLD芯片U2，CPLD芯片U2通过逻辑算法发出低电平信号给DSP芯片U3，保持DSP芯片U3处于复位状态；当双处理器监控电路U1检测到1.9V的电源电压达到1.68V之后，双处理器监控芯片U1延迟200ms，发出的信号从低电平翻转为高电平。步骤2、CPLD芯片U2内部分配一个7位寄存器QS和一个2位寄存器HS，CPLD芯片U2检测到双处理器监控芯片U1发出的信号从低电平翻转为高电平之后，内部算法开始采集DSP芯片U3发出的时钟信号，同时将7位寄存器QS和2位寄存器HS清零，从接收到第一个时钟信号上升沿开始2位寄存器HS置位“01”，此时将DSP芯片U3的复位信号置位为1；步骤3、当接收到时钟信号第二个上升沿时，7位寄存器QS置位“0000010”，依次类推，当9位寄存器QS数值为“1000000”时，将DSP芯片U3的复位信号置位为0；步骤4、当7位寄存器QS数值为“1111111”时，将DSP芯片U3的复位信号置位为1，同时将2位寄存器HS置位为“01”；算法检测到2位寄存器HS不为1时，跳出复位算法，将双处理器监控芯片U1的复位信号的值直接赋给DSP芯片U3的复位信号。...

【技术特征摘要】
1.一种变流器DSP上电复位控制方法，基于如下电路实现，该电路包括双处理器监控芯片U1、CPLD芯片U2和DSP芯片U3，CPLD芯片U2分别与双处理监控芯片U1和DSP芯片U3相连，其特征在于：所述变流器DSP上电复位控制方法包括如下步骤：步骤1、当变流器处于开始上电，供电的1.9V电源开始从0V上升；双处理器监控芯片U1在检测到1.9V的电源电压值达到1.68V前，发出低电平信号给CPLD芯片U2，CPLD芯片U2通过逻辑算法发出低电平信号给DSP芯片U3，保持DSP芯片U3处于复位状态；当双处理器监控电路U1检测到1.9V的电源电压达到1.68V之后，双处理器监控芯片U1延迟200ms，发出的信号从低电平翻转为高电平。步骤2、CPLD芯片U2内部分配一个7位寄存器QS和一个2...

【专利技术属性】
技术研发人员：陈立权，张健，赵懿，林资旭，李海东，
申请(专利权)人：科诺伟业风能设备北京有限公司，北京科诺伟业科技股份有限公司，保定科诺伟业控制设备有限公司，
类型：发明
国别省市：北京,11